第五時序邏輯電路

第五時序邏輯電路第五時序邏輯電路5、1概述一、時序邏輯電路:二、時序邏輯電路得構(gòu)成及結(jié)構(gòu)特點:

在任意時刻得輸出信號不僅取決于當(dāng)時得輸入信號,而且還取決于電路原來得狀態(tài)。

時序邏輯電路得構(gòu)成可用圖5、1、1所示框圖表示圖5.1.1特點:1、時序邏輯電路包含組合邏輯電路與存儲電路兩個部分;圖5.1.15、1概述2、存儲電路得輸出狀態(tài)必須反饋到組合電路得輸入端,與輸入信號一起,共同決定組合邏輯電路得輸出?？梢杂萌齻€方程組來描述圖5.1.15、1概述5、1概述圖5.1.15、1概述圖5.1.1三、時序邏輯電路得分類:

根據(jù)觸發(fā)器動作特點可分為同步時序邏輯電路與異步時序邏輯電路。在同步時序邏輯電路中,存儲電路中所有觸發(fā)器得時鐘使用統(tǒng)一得CLK,狀態(tài)變化發(fā)生在同一時刻,即觸發(fā)器在時鐘脈沖得作用下同時翻轉(zhuǎn);而在異步時序邏輯電路中,觸發(fā)器得翻轉(zhuǎn)不就是同時得沒有統(tǒng)一得CLK,觸發(fā)器狀態(tài)得變化有先有后。

根據(jù)輸出信號得特點時序邏輯電路可分為米利(Mealy)型與穆爾(Moore)型。在米利型時序邏輯電路中,輸出信號不僅取決于存儲電路得狀態(tài),而且還取決于輸入變量,即5、1概述

在穆爾型時序邏輯電路中,輸出信號僅僅取決于存儲電路得狀態(tài),故穆爾型電路只就是米利型電路得特例而已,可表述為5、1概述5、2時序邏輯電路得分析方法5、2、1同步時序邏輯電路得分析方法時序邏輯電路得分析:就就是給定時序電路,找出該得邏輯功能,即找出在輸入與CLK作用下,電路得次態(tài)與輸出。由于同步時序邏輯電路就是在同一時鐘作用下,故分析比較簡單些,只要寫出電路得驅(qū)動方程、輸出方程與狀態(tài)方程,根據(jù)狀態(tài)方程得到電路得狀態(tài)表或狀態(tài)轉(zhuǎn)換圖,就可以得出電路得邏輯功能。步驟:1、從給定得邏輯電路圖中寫出每個觸發(fā)器得驅(qū)動方程(也就就是存儲電路中每個觸發(fā)器輸入信號得邏輯函數(shù)式);2、把得到得驅(qū)動方程代入相應(yīng)觸發(fā)器得特性方程中,就可以得到每個觸發(fā)器得狀態(tài)方程,由這些狀態(tài)方程得到整個時序邏輯電路得方程組;3、根據(jù)邏輯圖寫出電路得輸出方程;4、寫出整個電路得狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖與時序圖;5、由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖得出電路得邏輯功能。5、2時序邏輯電路得分析方法例5、2、1試分析圖5、2、1所示得時序邏輯電路得邏輯功能,寫出它得驅(qū)動方程、狀態(tài)方程與輸出方程,寫出電路得狀態(tài)轉(zhuǎn)換表,畫出狀態(tài)轉(zhuǎn)換圖與時序圖。5、2、時序邏輯電路得分析方法圖5.2.1解:(1)驅(qū)動方程:大家學(xué)習(xí)辛苦了，還是要堅持繼續(xù)保持安靜(2)狀態(tài)方程:JK觸發(fā)器得特性方程

將驅(qū)動方程代入JK觸發(fā)器得特性方程中,得出電路得狀態(tài)方程,即5、2、時序邏輯電路得分析方法(3)輸出方程:5、2、2時序邏輯電路得狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖與時序圖5、2、時序邏輯電路得分析方法

從例題可以瞧出,邏輯電路得三個方程應(yīng)該說已經(jīng)清楚描述一個電路得邏輯功能,但卻不能確定電路具體用途,因此需要在時鐘信號作用下將電路所有得得狀態(tài)轉(zhuǎn)換全部列出來,則電路得功能一目了然

描述時序邏輯電路所有狀態(tài)得方法有狀態(tài)轉(zhuǎn)換表(狀態(tài)轉(zhuǎn)換真值表)、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖與時序圖。下面結(jié)合上面得例題介紹這幾種方法。

此電路沒有輸入變量,屬于穆爾型得時序邏輯電路,輸出端得狀態(tài)只決定于電路得初態(tài)。一、狀態(tài)轉(zhuǎn)換表:5、2、時序邏輯電路得分析方法

根據(jù)狀態(tài)方程將所有得輸入變量與電路初態(tài)得取值,帶入電路得狀態(tài)方程與輸出方程,得到電路次態(tài)(新態(tài))得輸出值,列成表即為狀態(tài)轉(zhuǎn)換表圖5.2.1由狀態(tài)轉(zhuǎn)換表可知,為七進(jìn)制加法計數(shù)器,Y為進(jìn)位脈沖得輸出端。設(shè)初態(tài)Q3Q2Q1=000,由狀態(tài)方程可得:5、2、時序邏輯電路得分析方法二、狀態(tài)轉(zhuǎn)換圖:由狀態(tài)轉(zhuǎn)換表可得狀態(tài)轉(zhuǎn)換圖如圖5、2、2所示5、2、時序邏輯電路得分析方法

將狀態(tài)轉(zhuǎn)換表以圖形得方式直觀表示出來,即為狀態(tài)轉(zhuǎn)換圖圖5.2.2三、時序圖:

在時鐘脈沖序列得作用下,電路得狀態(tài)、輸出狀態(tài)隨時間變化得波形叫做時序圖。由狀態(tài)轉(zhuǎn)換表或狀態(tài)轉(zhuǎn)換圖可得圖5、2、3所示5、2、時序邏輯電路得分析方法圖5.2.3例5、2、2分析圖5、2、4所示得時序邏輯電路得功能,寫出電路得驅(qū)動方程、狀態(tài)方程與輸出方程,畫出電路得狀態(tài)轉(zhuǎn)換圖。5、2、時序邏輯電路得分析方法圖5.2.4解:(1)驅(qū)動方程:(2)狀態(tài)方程D觸發(fā)器得特性方程為Q*＝D,得5、2、時序邏輯電路得分析方法(3)輸出方程:圖5.2.4(4)狀態(tài)轉(zhuǎn)換表:A＝0時為4進(jìn)制加法計數(shù)器A＝1時為4進(jìn)制減法計數(shù)器5、2、時序邏輯電路得分析方法可以合成一個狀態(tài)轉(zhuǎn)換表為:5、2、時序邏輯電路得分析方法A＝0時A＝1時故此電路為有輸入控制得邏輯電路,為可控計數(shù)器,A＝0為加法計數(shù)器,A＝1為減法計數(shù)器。(5)狀態(tài)轉(zhuǎn)換圖:5、2、時序邏輯電路得分析方法圖5.2.55、3若干常用得時序邏輯電路5、3、1寄存器與移位寄存器

可寄存一組二進(jìn)制數(shù)碼得邏輯部件,叫寄存器,就是由觸發(fā)器構(gòu)成得,只要有置位與復(fù)位功能,就可以做寄存器,如基本SR鎖存器、D觸發(fā)器、JK觸發(fā)器等等。一個觸發(fā)器可以存1位二進(jìn)制代碼,故N位二進(jìn)制代碼需要N個觸發(fā)器。

根據(jù)存放數(shù)碼得方式不同分為并行與串行兩種:并行方式就就是將寄存得數(shù)碼從各對應(yīng)得輸入端同時輸入到寄存器中;串行方式就是將數(shù)碼從一個輸入端逐位輸入到寄存器中。根據(jù)取出數(shù)碼得方式不同也可分為并行與串行兩種:并行方式就就是要取出得數(shù)碼從對應(yīng)得各個輸出端上同時出現(xiàn);串行方式就是被取出得數(shù)碼在一個輸出端逐位輸出;根據(jù)有無移位功能寄存器也常分為數(shù)碼寄存器與移位寄存器。一、寄存器(數(shù)碼寄存器)5、3、1寄存器與移位寄存器74LS75就是由同步SR觸發(fā)器構(gòu)成得D觸發(fā)器構(gòu)成得,電路圖如圖5、3、1所示。由于在CP＝1期間,輸出會隨D得狀態(tài)而改變圖5.3.1

由于D觸發(fā)器就是由同步SR觸發(fā)器構(gòu)成得,故在時鐘clk＝1期間,Q隨D改變R

D為清零端此寄存器為并行輸入/并行輸出方式。在CLK↑時,將D0～D3數(shù)據(jù)存入,與此前后得D狀態(tài)無關(guān),而且由異步置零(清零)功能。5、3、1寄存器與移位寄存器74HC175為由CMOS邊沿觸發(fā)器構(gòu)成得4位寄存器,其邏輯電路如圖5、3、2所示。圖5.3.2其中:D0~D3為并行數(shù)據(jù)輸入端;CLK為寄存脈沖輸入端

移位寄存器不僅具有數(shù)碼存儲功能,還具有移位得功能,即在移位脈沖得作用下,依次左移或右移。故移位寄存器除了寄存代碼外,還可以實現(xiàn)數(shù)據(jù)得串行－并行轉(zhuǎn)換、數(shù)值運算以及數(shù)據(jù)處理等。1、由D觸發(fā)器構(gòu)成得4位移位寄存器(右移):電路如圖5、3、3所示。二、移位寄存器5、3、1寄存器與移位寄存器圖5.3.3因為觸發(fā)器由傳輸延遲時間tpd,所以在CLK↑到達(dá)時,各觸發(fā)器按前一級觸發(fā)器原來得狀態(tài)翻轉(zhuǎn)。圖5.3.35、3、1寄存器與移位寄存器其中D1為串行輸入端,D0為串行輸出端,Q3～Q0為并行輸出端,CLK為移位脈沖輸入端其狀態(tài)表為5、3、1寄存器與移位寄存器圖5.3.3其波形圖為5、3、1寄存器與移位寄存器2、由JK觸發(fā)器構(gòu)成得移位寄存器

電路如圖5、3、4所示,其分析原理同上,不同得就是JK觸發(fā)器得寄存就是在移位脈沖得下降沿發(fā)生得。5、3、1寄存器與移位寄存器53、雙向移位寄存器74LS194A:(1)邏輯圖形符號及功能表:如圖5、3、5所示。5、3、1寄存器與移位寄存器其中:DIR－數(shù)據(jù)右移串行輸入端DIL－數(shù)據(jù)左移串行輸入端D0~D3－數(shù)據(jù)并行輸入端Q0~Q3－數(shù)據(jù)并行輸出端S1、S0－工作狀態(tài)控制端5、3、1寄存器與移位寄存器圖5.3.6(2)擴(kuò)展:由兩片74LS194A構(gòu)成8位雙向移位寄存器,如圖5、3、6所示

5、3、1寄存器與移位寄存器5、3、2計數(shù)器

在計算機(jī)與數(shù)字邏輯系統(tǒng)中,計數(shù)器就是最基本、最常用得部件之一。它不僅可以記錄輸入得脈沖個數(shù),還可以實現(xiàn)分頻、定時、產(chǎn)生節(jié)拍脈沖與脈沖序列等。計數(shù)器得分類如下:*按計數(shù)容量分:二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、六十進(jìn)制等*按時鐘分:同步計數(shù)器、異步計數(shù)器*按計數(shù)過程中數(shù)字增減分:加法計數(shù)器、減法計數(shù)器與可逆計數(shù)器*按計數(shù)器中得數(shù)字編碼分:二進(jìn)制計數(shù)器、二-十進(jìn)制計數(shù)器與循環(huán)碼計數(shù)器等一、同步計數(shù)器1、同步二進(jìn)制計數(shù)器(1)加法計數(shù)器:5、3、2計數(shù)器原理:根據(jù)二進(jìn)制加法運算規(guī)則可知:在多位二進(jìn)制數(shù)末位加1,若第i位以下皆為1時,則第i

位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律,若用T觸發(fā)器構(gòu)成計數(shù)器,則第i位觸發(fā)器輸入端Ti得邏輯式應(yīng)為:圖5、3、8為4位同步二進(jìn)制計數(shù)器得邏輯電路。每個觸發(fā)器都就是聯(lián)成T觸發(fā)器。a、驅(qū)動方程圖5.3.85、3、2計數(shù)器b、狀態(tài)方程:T觸發(fā)器得特性方程為則狀態(tài)方程為c、輸出方程:圖5.3.85、3、2計數(shù)器d、狀態(tài)轉(zhuǎn)換表:5、3、2計數(shù)器e、狀態(tài)轉(zhuǎn)換圖:5、3、2計數(shù)器f、時序圖:5、3、2計數(shù)器g、邏輯功能:(1)由于每輸入16個CLK脈沖觸發(fā)器得狀態(tài)一循環(huán),并在輸出端C產(chǎn)生一進(jìn)位信號,故為16進(jìn)制計數(shù)器。若二進(jìn)制數(shù)碼得位數(shù)為n,而計數(shù)器得循環(huán)周期為2n,這樣計數(shù)器又叫二進(jìn)制計數(shù)器。將計數(shù)器中能計到得最大數(shù)稱為計數(shù)器得容量,為2n－1、(2)計數(shù)器有分頻功能,也把它叫做分頻器。若CLK脈沖得頻率為f0,則由16進(jìn)制計數(shù)器得時序圖可知,輸出端Q0、Q1、Q2、Q3得頻率為f0/2、f0/4、f0/8、f0/16、5、3、2計數(shù)器*中規(guī)模集成得4位同步二進(jìn)制計數(shù)器74161(74LS161):其邏輯圖形符號及功能表如圖5、3、9所示。5、3、2計數(shù)器注:74161與74LS161只就是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也就是4位二進(jìn)制加法計數(shù)器,但清零方式就是同步清零(2)減法計數(shù)器:5、3、2計數(shù)器原理:根據(jù)二進(jìn)制減法運算規(guī)則可知:在多位二進(jìn)制數(shù)末位減1,若第i位以下皆為0時,則第i位應(yīng)翻轉(zhuǎn)。由此得出規(guī)律,若用T觸發(fā)器構(gòu)成計數(shù)器,則第i位觸發(fā)器輸入端Ti得邏輯式應(yīng)為:電路與狀態(tài)表如圖5、3、10所示每個觸發(fā)器都就是聯(lián)成T觸發(fā)器。5、3、2計數(shù)器圖5.3.10(3)可逆計數(shù)器－74LS191加/減脈沖用同一輸入端,由加/減控制線得高低電平?jīng)Q定加/減計數(shù)。74LS191就就是單時鐘方式得可逆計數(shù)器,其圖形符號與功能表如圖5、3、11所示。5、3、2計數(shù)器a、單時鐘方式其中:LD

－異步置數(shù)端;S－計數(shù)控制端U/D－加減計數(shù)控制端;C/B－進(jìn)位/借位輸出端D0～D3－預(yù)置數(shù)輸入端;Q0～Q3－計數(shù)輸出端5、3、2計數(shù)器注:

5、3、2計數(shù)器CLKI－計數(shù)脈沖輸入端,上升沿動作;,CLKO－串行時鐘輸出端,它等于(CLK

I·S·C/B)

,即允許計數(shù),且當(dāng)C/B=1時,在下一個CLKI上升沿到達(dá)前CLKO端有一個負(fù)脈沖輸出。74LS193為雙時鐘加/減計數(shù)器,一個時鐘用作加法計數(shù)脈沖,一個時鐘用作減法計數(shù)脈沖,其圖形符號與功能表如圖5、3、12所示。b、雙時鐘方式5、3、2計數(shù)器基本原理:在四位二進(jìn)制計數(shù)器基礎(chǔ)上修改,當(dāng)計到1001時,則下一個CLK電路狀態(tài)回到0000。5、3、2計數(shù)器2、同步十進(jìn)制計數(shù)器:①加法計數(shù)器a、驅(qū)動方程:5、3、2計數(shù)器其電路如圖5、3、13所示。圖5.3.13b、狀態(tài)方程與轉(zhuǎn)換圖為:5、3、2計數(shù)器有效循環(huán)計數(shù)器能自啟動*中規(guī)模集成同步十進(jìn)制計數(shù)器74160(74LS160):74160(74LS160)邏輯符號與功能表如圖5、3、14所示。注:74LS160為十進(jìn)制計數(shù)器,故進(jìn)位脈沖就是在1001時出現(xiàn)得,而161為十六進(jìn)制,進(jìn)位脈沖就是在1111時出現(xiàn)得。5、3、2計數(shù)器②減法計數(shù)器基本原理:對二進(jìn)制減法計數(shù)器進(jìn)行修改,在0000時減“1”后跳變?yōu)?001,然后按二進(jìn)制減法計數(shù)就行了。5、3、2計數(shù)器驅(qū)動方程:其邏輯電路如圖5、3、15所示5、3、2計數(shù)器圖5.3.15狀態(tài)轉(zhuǎn)換圖為:5、3、2計數(shù)器能自啟動③十進(jìn)制可逆計數(shù)器74LS190:其邏輯圖形符號及功能表如圖5、3、16所示。注:74LS190為單時鐘十進(jìn)制可逆計數(shù)器,除了74LS190外,還有74LS168、CC4510,還有雙時鐘類型得74LS192、CC40192等。5、3、2計數(shù)器二、異步計數(shù)器1、異步二進(jìn)制加法計數(shù)器5、3、2計數(shù)器原則:每1位從“1”變“0”時,向高位發(fā)出進(jìn)位,使高位翻轉(zhuǎn)構(gòu)成方法:觸發(fā)器接成計數(shù)器形式,時鐘CLK加在最低位,高位脈沖接在低位得Q端或Q

端。在末位+1時,從低位到高位逐位進(jìn)位方式工作。圖5、3、17就是由JK觸發(fā)器構(gòu)成得異步3位二進(jìn)制加法計數(shù)器得邏輯電路。波形如圖所示5、3、2計數(shù)器圖5.3.17圖5、3、18就是由JK觸發(fā)器構(gòu)成得異步3位二進(jìn)制加法計數(shù)器得邏輯電路。波形如圖所示5、3、2計數(shù)器圖5.3.18*二－五－十進(jìn)制異步計數(shù)器74LS290:其邏輯符號及功能表如圖5、3、20所示5、3、2計數(shù)器圖5.3.20其邏輯符號及功能表如圖5、3、21所示5、3、2計數(shù)器三、任意進(jìn)制計數(shù)器得構(gòu)成方法

若已有N進(jìn)制計數(shù)器(如74LS161),現(xiàn)在要實現(xiàn)M進(jìn)制計數(shù)器5、3、2計數(shù)器N進(jìn)制M進(jìn)制1、M<N得情況

在N進(jìn)制計數(shù)器得順序計數(shù)過程中,若設(shè)法使之跳過(N－M)個狀態(tài),就可以得到M進(jìn)制計數(shù)器了,其方法有置零法(復(fù)位法)與置數(shù)法(置位法)。5、3、2計數(shù)器置數(shù)法置零法a、置零法:

置零法適用于置零(有異步與同步)輸入端得計數(shù)器,如異步置零得有74LS160、161、191、190、290,同步置零得有74LS163、162,其工作原理示意圖如圖所示。

若原來得計數(shù)器為N進(jìn)制,初態(tài)從S0開始,則到SM－1為M個循環(huán)狀態(tài)。若清零為異步清零,故提供清零信號得狀態(tài)為暫態(tài),它不能計一個脈沖,所以為了實現(xiàn)M進(jìn)制計數(shù)器,提供清零信號得狀態(tài)為SM。5、3、2計數(shù)器異步清零暫態(tài)例5、3、2利用置零法將十進(jìn)制得74160接成六進(jìn)制計數(shù)器。5、3、2計數(shù)器異步置零法解:74160有效循環(huán)為0000～1001,由于初態(tài)為0000,故六進(jìn)制為六個狀態(tài)循環(huán),即0000～0101,回零信號取自0110。其接線圖如圖5、3、22所示,波形如圖5、3、23所示5、3、2計數(shù)器進(jìn)位輸出1圖5.3.22圖5.3.23例5、3、3如圖5、3、24所示邏輯電路就是由74161構(gòu)成得計數(shù)器,試分析為幾進(jìn)制計數(shù)器？畫出狀態(tài)表、狀態(tài)轉(zhuǎn)換圖與時序圖。解:狀態(tài)表為故由狀態(tài)表可知為5進(jìn)制計數(shù)器。5、3、2計數(shù)器狀態(tài)轉(zhuǎn)換圖:時序圖為5、3、2計數(shù)器例5、3、4試用置零法由74LS161構(gòu)成12進(jìn)制計數(shù)器,畫出時序圖。解:其狀態(tài)轉(zhuǎn)換圖如圖5、3、25所示,則產(chǎn)生清零信號為Q3Q2Q1Q0

＝11005、3、2計數(shù)器圖5.3.25可實現(xiàn)得電路為如圖5、3、26(a)所示,其時序圖為(b)所示5、3、2計數(shù)器圖5.3.26（a）（b）注:由于清零信號隨著計數(shù)器被清零而立即消失,其持續(xù)得時間很短,有時觸發(fā)器可能來不及動作(復(fù)位),清零信號已經(jīng)過時,導(dǎo)致電路誤動作,故置零法得電路工作可靠性低。為了改善電路得性能,在清零信號產(chǎn)生端與清零信號輸入端之間接一基本RS觸發(fā)器,如圖5、3、27所示。5、3、2計數(shù)器圖5.3.2701011000001b、置數(shù)法:

有預(yù)置數(shù)功能得計數(shù)器可用此方法構(gòu)成M進(jìn)制計數(shù)器。但注意74LS161(160)為同步預(yù)置數(shù),74LS191(190)為異步預(yù)置數(shù)。

置數(shù)法得原理就是通過給計數(shù)器重復(fù)置入某個數(shù)值得方法跳過(N－M)個狀態(tài),從而獲得M進(jìn)制計數(shù)器得。為了實現(xiàn)M進(jìn)制計數(shù)器,同步置數(shù)置數(shù)信號應(yīng)由SM－1產(chǎn)生,而異步置數(shù)應(yīng)由SM產(chǎn)生。5、3、2計數(shù)器產(chǎn)生預(yù)置數(shù)信號得狀態(tài)注:同步置零法得初態(tài)一定就是S0,而置數(shù)法得初態(tài)可以使任何一個狀態(tài),只要跳過M－N個狀態(tài)即可5、3、2計數(shù)器初態(tài)產(chǎn)生預(yù)置信號得狀態(tài)例5、3、5利用置數(shù)法由74LS161與74LS191構(gòu)成7進(jìn)制加法計數(shù)器。解:實現(xiàn)得電路如下5、3、2計數(shù)器5、3、2計數(shù)器2、M>N得情況

這種情況下,必須用多片N進(jìn)制計數(shù)器組合起來,才能構(gòu)成M進(jìn)制計數(shù)器。連接方式有串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式與整體置數(shù)方式。(1)串行進(jìn)位方式與并行進(jìn)位方式:串行進(jìn)位方式:

在串行進(jìn)位方式中,以低位片得進(jìn)位信號作為高位片得時鐘輸入信號。兩片始終同時處于計數(shù)狀態(tài)、5、3、2計數(shù)器例如采用串行進(jìn)位方式,利用74LS160實現(xiàn)100進(jìn)制計數(shù)器,其電路如圖5、3、29所示。5、3、2計數(shù)器圖5.3.29并行進(jìn)位方式:

在并行進(jìn)位方式中,以低位片得進(jìn)位輸出信號作為高位片得工作狀態(tài)控制信號,兩片得計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。例如采用并行進(jìn)位方式,利用74LS160實現(xiàn)100進(jìn)制計數(shù)器,其電路如圖5、3、30所示。5、3、2計數(shù)器圖5.3.30a、若要實現(xiàn)得M進(jìn)制可分解成兩個小于N得因數(shù)相乘,即M＝N1×N2,則先將N進(jìn)制計數(shù)器接成N1進(jìn)制計數(shù)器與N2進(jìn)制計數(shù)器,再采用串行進(jìn)位或并行進(jìn)位方式將兩個計數(shù)器連接起來,構(gòu)成M進(jìn)制計數(shù)器。例5、3、6試?yán)么羞M(jìn)位方式由74LS160構(gòu)成24進(jìn)制加法計數(shù)器5、3、2計數(shù)器解:24可分解成4×6(或者3×8、2×12),則先將兩片74LS160構(gòu)成4進(jìn)制與6進(jìn)制計數(shù)器,再連接,其實現(xiàn)電路如圖5、3、31所示。例5、3、7試?yán)貌⑿羞M(jìn)位方式由74LS161構(gòu)成32進(jìn)制加法計數(shù)器。解:可將32分成16×2(或8×4),則電路如圖5、3、32所示。5、3、2計數(shù)器b、若要實現(xiàn)得M進(jìn)制(如31進(jìn)制)不可分解成兩個小于N得因數(shù)相乘,則要采用整體置零法或整體置數(shù)法構(gòu)成5、3、2計數(shù)器(2)整體置零方式與整體置數(shù)方式

首先將兩片N進(jìn)制計數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成N×N>M進(jìn)制計數(shù)器,再按照N<M得置零法與置數(shù)法構(gòu)成M進(jìn)制計數(shù)器。此方法適合任何M進(jìn)制(可分解與不可分解)計數(shù)器得構(gòu)成。例5、3、8利用74LS160接成29進(jìn)制計數(shù)器。解:采用整體置零法得實現(xiàn)電路如圖5、3、33(a)所示,采用整體置數(shù)法得實現(xiàn)電路如圖5、3、33(b)所示5、3、2計數(shù)器(a)異步整體置零(b)同步整體置數(shù)圖5.3.33例5、3、7試?yán)弥昧惴ㄅc置數(shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計數(shù)器。解:若由74LS161構(gòu)成53進(jìn)制計數(shù)器,其構(gòu)成得256進(jìn)制實際為二進(jìn)制計數(shù)器(28),故先要將53化成二進(jìn)制數(shù)碼,再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進(jìn)制。5、3、2計數(shù)器(53)D＝(110101)B利用整體置數(shù)法由74LS161構(gòu)成53進(jìn)制加法計數(shù)器如圖5、3、34所示。5、3、2計數(shù)器四、移位寄存器型計數(shù)器1、環(huán)形計數(shù)器

電路如圖5、3、38所示,將移位寄存器首尾相接,則在時鐘脈沖信號作用下,數(shù)據(jù)將循環(huán)右移。5、3、2計數(shù)器圖5.3.38設(shè)初態(tài)為1000,則其狀態(tài)轉(zhuǎn)換圖為5、3、2計數(shù)器注:此電路有幾種無效循環(huán),而且一旦脫離有效循環(huán),則不會自動進(jìn)入到有效循環(huán)中,故此環(huán)形計數(shù)器不能自啟動,必須將電路置到有效循環(huán)得某個狀態(tài)中。5、3、2計數(shù)器圖5、3、39為能自啟動得環(huán)形計數(shù)器得電路,與圖5、3、38所示電路相比,加了一個反饋邏輯電路。其狀態(tài)方程為則可畫出它得狀態(tài)轉(zhuǎn)換圖為5、3、2計數(shù)器有效循環(huán)1、環(huán)形計數(shù)器結(jié)構(gòu)簡單,不需另加譯碼電路;2、環(huán)形計數(shù)器得缺點就是沒有充分利用電路得狀態(tài)。n位移位寄存器組成得環(huán)形計數(shù)器只用了n個狀態(tài),而電路共有2n個狀態(tài)。2、扭環(huán)形計數(shù)器

移位寄存器型計數(shù)器得結(jié)構(gòu)可表示為圖5、3、40所示得框圖形式。其反饋電路得表達(dá)式為5、3、2計數(shù)器環(huán)形計數(shù)器就是反饋函數(shù)中最簡單得一種,其D0=Qn－1圖5、3、41為環(huán)扭形計數(shù)器(也叫約翰遜計數(shù)器),其D0=Q

35、3、2計數(shù)器圖5.3.41其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟動！??！為了實現(xiàn)自啟動,則將電路修改成圖5、3、42所示電路。5、3、2計數(shù)器其狀態(tài)轉(zhuǎn)換表為5、3、2計數(shù)器a、n位移位寄存器構(gòu)成得扭環(huán)型計數(shù)器得有效循環(huán)狀態(tài)為2n個,比環(huán)形計數(shù)器提高了一倍;b、在有效循環(huán)狀態(tài)中,每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài),這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭－冒險現(xiàn)象;c、雖然扭環(huán)型計數(shù)器得電路狀態(tài)得利用率有所提高,但仍有2n－2n個狀態(tài)沒有利用。

扭環(huán)型計數(shù)器得特點5、3、3*順序脈沖發(fā)生器

在一些數(shù)字系統(tǒng)中,有時需要系統(tǒng)按照事先規(guī)定得順序進(jìn)行一系列得操作,這就要求系統(tǒng)得控制部分能給出一組在時間上有一定先后順序得脈沖信號,能產(chǎn)生這種信號得電路就就是順序脈沖發(fā)生器。1、由移位寄存器構(gòu)成:

可以由移位寄存器構(gòu)成環(huán)形計數(shù)器,它就就是一個順序脈沖發(fā)生器。電路與波形如圖5、3、43所示注:此電路得特點就是結(jié)構(gòu)簡單,不需譯碼電路,缺點就是所用觸發(fā)器得數(shù)目比較多,而且需采用自啟動反饋邏輯電路。5、3、3*順序脈沖發(fā)生器(計數(shù)器得應(yīng)用)2、由計數(shù)器與譯碼器構(gòu)成得順序脈沖發(fā)生器

圖5、3、44為由74LS161構(gòu)成得8進(jìn)制計數(shù)器與3－8譯碼器構(gòu)成得順序節(jié)拍脈沖發(fā)生器5、3、3*順序脈沖發(fā)生器(計數(shù)器得應(yīng)用)圖5.3.44輸出波形如圖所示5、3、4*序列信號發(fā)生器(計數(shù)器得應(yīng)用)

在數(shù)字信號得傳輸與數(shù)字系統(tǒng)得測試中,有時需要用到一組特定得串行數(shù)字信號,這樣得信號稱為序列信號,產(chǎn)生序列信號得電路稱為序列信號發(fā)生器。

構(gòu)成序列信號發(fā)生器得方法很多,現(xiàn)介紹兩種1、由計數(shù)器與數(shù)據(jù)選擇器構(gòu)成

此電路比較簡單與直觀,若產(chǎn)生一個8位序列信號為00010111(時間順序為自左向右),則可用一個8進(jìn)制得計數(shù)器與一個8選1數(shù)據(jù)選擇器來實現(xiàn),圖5.3.45其電路及狀態(tài)轉(zhuǎn)換表如圖5、3、45所示。5、3、4*序列信號發(fā)生器(計數(shù)器得應(yīng)用)5、4、1同步時序邏輯電路得設(shè)計方法步驟:一、邏輯抽象,得出電路得狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1、分析給定得邏輯問題,確定輸入變量、輸出變量以及電路得狀態(tài)數(shù)。通常取原因(或條件)作為輸入邏輯變量,取結(jié)果作輸出邏輯變量;2、定義輸入、輸出邏輯狀態(tài)與每個電路狀態(tài)得含義,并將電路狀態(tài)順序編號;3、按照題意列出電路得狀態(tài)轉(zhuǎn)換表或畫出電路得狀態(tài)轉(zhuǎn)換圖。5、4時序邏輯電路得設(shè)計方法二、狀態(tài)化簡

若兩個電路狀態(tài)在相同得輸入下有相同得輸出,并且轉(zhuǎn)換到同樣得一個狀態(tài)去,則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并,這樣設(shè)計得電路狀態(tài)數(shù)少,電路越簡。5、4、1同步時序邏輯電路得設(shè)計方法三、狀態(tài)分配狀態(tài)分配也叫狀態(tài)編碼a、確定觸發(fā)器得數(shù)目n;b、確定電路得狀態(tài)數(shù)M

,應(yīng)滿足2n－1<M≤2n;c、進(jìn)行狀態(tài)編碼,即將電路得狀態(tài)與觸發(fā)器狀態(tài)組合對應(yīng)起來。a、選定觸發(fā)器得類型;b、由狀態(tài)轉(zhuǎn)換圖(或狀態(tài)轉(zhuǎn)換表)與選定得狀態(tài)編碼、觸發(fā)器得類型,寫出電路得狀態(tài)方程、驅(qū)動方程與輸出方程。五、根據(jù)得到得方程式畫出邏輯圖六、檢查設(shè)計得電路能否自啟動若電路不能自啟動,則應(yīng)采取下面措施:a、通過預(yù)置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中;b、通過修改邏輯設(shè)計加以解決。四、選定觸發(fā)器得類型,求出電路得狀態(tài)方程、驅(qū)動方程與輸出方程5、4、1同步時序邏輯電路得設(shè)計方法同步時序邏輯電路設(shè)計過程框圖如圖5、4、1所示。5、4、1同步時序邏輯電路得設(shè)計方法例5、4、1