第14章 32位高檔微型計(jì)算機(jī)

■§14.1Intel80x86微處理器

■§14.2IntelPentium微處理器

■§14.3IA-64體系架構(gòu)

■§14.3高檔微機(jī)存儲(chǔ)器的擴(kuò)展技術(shù)

§14.1Intel80x86微處理器

■§14-1,18086/8088微處理器

■§14.1.280186微處理器

■Intel公司1982年推出

■16位微處理器

■68條引腳

■將8086所組成的微機(jī)系統(tǒng)中最通用的15?20

個(gè)器件集成在一個(gè)芯片上

80186微處理器

■總線時(shí)序：

■與8086一樣，標(biāo)準(zhǔn)的80186總線周期也是由4個(gè)時(shí)鐘周期

組成。典型總線操作有存儲(chǔ)器（I/O）讀，存儲(chǔ)器（I/O）寫,

中斷應(yīng)答周期等。

■指令系統(tǒng)

在8086基礎(chǔ)上增加的指令有：

■PUSHA把所有的寄存器內(nèi)容按一定順序壓入堆棧

■POPA把所有的寄存器內(nèi)容按一定順序彈出堆棧

■INTS從I/O端口輸入字或字節(jié)性數(shù)據(jù)（可以是字符串）

■OUTS向I/O端口輸出字或字節(jié)性數(shù)據(jù)（可以是字符串）

■ENTER過程入口格式化堆棧

■LEAVE過程出口恢復(fù)堆棧

■BOUND檢測(cè)數(shù)組卜標(biāo)是否越界

80186微處理器

■中斷系統(tǒng)：

80186的中斷可以分為四種類型：

■外部非屏蔽中斷

-外部可屏蔽中斷

-軟件指令中斷

-指令異常及內(nèi)部中斷。

與8086一樣，80186的中斷系統(tǒng)也可管理256個(gè)中

斷源。

80186微處理器

■80188微處理器：

-80188是Intel公司推出的為了與8088兼容的高性

能準(zhǔn)16位微處理器，它與80186的主要差別同

8086與8088的差別基本相同。

■80186和80188都支持8087協(xié)處理器。

§14.1.380286微處理器

■1982年推出

■高性能或增強(qiáng)型16位微處理器。

■內(nèi)部結(jié)構(gòu)與外部引腳

■68引腳

■內(nèi)部結(jié)構(gòu)

■總線接口部件BIU

-指令部件IU

-執(zhí)行部件EU

-地址部件AU四大部件構(gòu)成

80286微處理器

■80286具有支持多任務(wù)操作系統(tǒng)的任務(wù)切換、

存儲(chǔ)器管理、特權(quán)保護(hù)等功能

■80286采用獨(dú)立的地址、數(shù)據(jù)總線

■存儲(chǔ)器尋址空間達(dá)16MB,

■虛擬尋址空間可達(dá)每個(gè)任務(wù)1GB。

■80286有兩種工作方式：

■實(shí)地址方式

■保護(hù)虛擬地址方式

■80286微處理器

-指令系統(tǒng)

-80286增加了系統(tǒng)控制和訪問權(quán)操作的指令功能

-80286在80186基礎(chǔ)上增加的16條指令為：

CLTS清除80286機(jī)器狀態(tài)字寄存器的任務(wù)轉(zhuǎn)換位。

LGDT把全局描述符表的基地址和邊界裝入全局描述符表

寄存器。

SGDT把全局描述符表寄存器的內(nèi)容存到寄存器中。

LIDT把中斷描述符表的基地址和邊界裝入中斷描述符表

寄存器

SIDT把中斷描述符表寄存器的內(nèi)容存到寄存器中。

LLDT把局部描述符表的基地址和邊界以及它在全局描述符的索

引號(hào)裝入局部描述符表寄存器。

80286微處理器

-80286在80186基礎(chǔ)上增加的16條指令為：

■SLDT把局部描述符表寄存器中選擇器的內(nèi)容存回16位寄存器

或字存儲(chǔ)單元中。

■LTR把全局描述符表中任務(wù)狀態(tài)段描述符裝入任務(wù)寄存器。

-STR把任務(wù)狀態(tài)寄存器選擇器字段的內(nèi)容存回16位寄存器或

字存儲(chǔ)器操作數(shù)中。

-LMSW把16位寄存器或2字節(jié)的存儲(chǔ)器內(nèi)容裝入機(jī)器狀態(tài)字寄

存器。

■SMSW把機(jī)器狀態(tài)字寄存器內(nèi)容存回16位寄存器或存儲(chǔ)器中

-LAR加載訪問權(quán)指令-VERR讀檢驗(yàn)指令

■LSL加載段邊界指令.VERW寫檢驗(yàn)指令

-ARPL調(diào)整要求的特權(quán)級(jí)

80286微處理器

■工作方式

80286有實(shí)地址和保護(hù)虛地址兩種工作方式，二者可

以通過將機(jī)器狀態(tài)字寄存器中的PE位清零和置“1”來

互相切換。

-實(shí)地址方式：模擬一個(gè)高速的8086微處理器的運(yùn)行。

但二者的內(nèi)部結(jié)構(gòu)不同，故在中斷處理、運(yùn)行狀態(tài)等

方面存在差別。在實(shí)地址下把機(jī)器狀態(tài)字寄存器中的

PE位置“1”就切換到保護(hù)方式。

-保護(hù)虛地址方式：它是充分發(fā)揮80286效能的工作方

式。其尋址空間物理地址的形成方式和中斷資源的使

用等與實(shí)地址方式有所不同。在保護(hù)方式下，把機(jī)器

狀態(tài)字寄存器中的PE位清零就切換到實(shí)地址方式。

圖14」80286物理地址的形成

■80286微處理器

■中斷系統(tǒng)：

80286在實(shí)方式下有5種中斷源：

■外部非屏蔽中斷

-外部可屏蔽中斷

-協(xié)處理器異常中斷

■內(nèi)部中斷和指令中斷

其中斷結(jié)構(gòu)與處理方式與8086相同。

80286在保護(hù)方式下的中斷類型與實(shí)方式下相同,

只是在中斷向量表、中斷結(jié)構(gòu)、中斷處理方式上與實(shí)

地址方式有較大差別。

80286微處理器

■任務(wù)管理

■支持多任務(wù)操作

■任務(wù)，就是一個(gè)程序所具有完全獨(dú)立的執(zhí)行

環(huán)境的基本功能塊。它可以是一個(gè)程序，也

可以是一個(gè)程序的一部分。

■80286在保護(hù)方式下從處理開始到處理結(jié)束

有多個(gè)任務(wù)多次進(jìn)入和退出處理。

■實(shí)方式下的單任務(wù)操作就是從處理開始到處

理結(jié)束只有一個(gè)任務(wù)獨(dú)占處理器的全部資源。

80286微處理器

■80286的總線操作有六種類型：

-存儲(chǔ)器讀

-I/O讀

-存儲(chǔ)器寫

-I/O寫

-中斷應(yīng)答

-暫停/停機(jī)

-數(shù)據(jù)傳輸?shù)淖畲笏俾蕿?個(gè)時(shí)鐘周期傳送一個(gè)字。

§14.1.480386微處理器

■1985年推出

■32位微處理器

■132條引腳

Intel80386的基本體系結(jié)構(gòu)如圖14.2所示。

它由中央處理器部件，存貯管理部件和總線接

口部件組成：

分段部件分頁部件

總線控制

有效地址總紋_3輸入加法器HOLD,INTR,

聲效地址總線/予加法器頁面超高請(qǐng)求特權(quán)NMLERROR

描述存BUSYRESET,

寄存器速緩存

7Z\HLDA

r-%界限和控制和特

屬性PLA性PLA靠

期

BEO-BE3

內(nèi)部控制總線地址A2-A31

驅(qū)動(dòng)器M/fO,D/C

保護(hù)檢流水線I/OW/R,LOCK

測(cè)部件總線寬度ADS,NA

控制BSIG,READY

在葉DO-D31

收發(fā)器

移位地址

加法器

譯碼和預(yù)取器界

乘/除指令和

定序譯碼限檢測(cè)器

指令流

寄存器堆控制2個(gè)譯碼指16字節(jié)指

令隊(duì)列

ROM令隊(duì)列32位

/\ALU控制

控制指令預(yù)譯碼指令預(yù)取

ALU

ALU總線

圖14.2Intel80386的基本體系結(jié)構(gòu)

「

80386微處理器

■L中央處理部件（CPU）

CPU由指令部件和執(zhí)行部件構(gòu)成。

■指令部件：

-指令部件包括指令預(yù)取器和指令譯碼器。

指令預(yù)取器負(fù)責(zé)預(yù)取指令，在總線空閑周

期，把下面4個(gè)字節(jié)的指令讀入16字節(jié)的指令

預(yù)取隊(duì)列，由指令譯碼器對(duì)操作碼進(jìn)行譯碼，

并將其存入譯碼指令隊(duì)列供執(zhí)行部件使用。

80386微處理器

■執(zhí)行部件：

-執(zhí)行部件包括8個(gè)用于地址計(jì)算和數(shù)據(jù)操作的32

位通用寄存器和一個(gè)以加速移位、循環(huán)移位、乘

法和除法操作的64位桶形移位器。

-乘/除法器能在每個(gè)時(shí)鐘周期內(nèi)完成一位的乘/除

法操作，最快在40個(gè)時(shí)鐘周期內(nèi)進(jìn)行32位的乘

法或除法。

80386微處理器

■2,存貯管理部件

-80386的存儲(chǔ)器管理部件（MMU）包括一個(gè)分段部

件、一個(gè)分頁部件和保護(hù)測(cè)試部件。

■分段部件根據(jù)執(zhí)行部件的請(qǐng)求，完成有效地址的計(jì)算，以

完成邏輯地址到線性地址的轉(zhuǎn)換，同時(shí)完成總線周期分段

的合法性檢查（由保護(hù)測(cè)試部件來完成），然后將轉(zhuǎn)換的

線性地址隨同總線周期事務(wù)處理信息發(fā)送到分頁部件，再

由分頁部件負(fù)責(zé)請(qǐng)求總線接口部件的總線服務(wù)。

-分段部件通過提供一個(gè)額外的尋址器件對(duì)邏輯地址空間進(jìn)

行管理，既可以實(shí)現(xiàn)任務(wù)之間的隔離，也可以實(shí)現(xiàn)指令和

數(shù)據(jù)的再定位。

.而分頁部件則將分段部件或指令預(yù)取部件產(chǎn)生的線性地址

轉(zhuǎn)換成物理地址。每一頁為4K字節(jié)，每一段可以是一頁，

也可以是若干頁。

80386微處理器

■80386的存儲(chǔ)器由一個(gè)或多個(gè)可變長(zhǎng)度的段組成，最大

的段可為4G字節(jié)。給定區(qū)域的線性地址空間（或一個(gè)

段）可以有相應(yīng)的屬性。這些屬性包括類型（堆棧、

代碼或數(shù)據(jù)）、位置、大小和保護(hù)特性。80386上的每

一個(gè)任務(wù)最多可以有16384個(gè)段，每個(gè)段最大可達(dá)4G

字節(jié)因此，可以為每個(gè)任務(wù)提供64T字節(jié)的虛擬存儲(chǔ)器

■分段部件為應(yīng)用程序和操作系統(tǒng)之間的相互隔離和保

護(hù)提供了4級(jí)保護(hù)。這種由硬件加強(qiáng)的保護(hù)使系統(tǒng)設(shè)計(jì)

具有高度的完整性。

80386微處理器

■3.總線接口部件

功能是：

■在接收指令讀取、數(shù)據(jù)傳送、分段部件和分

頁部件的請(qǐng)求時(shí)優(yōu)化編排這些請(qǐng)求級(jí)，以滿

足中央處理器進(jìn)行外部總線傳送的要求和最

大限度的利用總線的帶寬。

■還產(chǎn)生和處理執(zhí)行當(dāng)前總線周期的各種信號(hào)。

80386微處理器

■4.寄存器組

■Intel80386芯片內(nèi)集成了7類寄存器，共32個(gè)。

■通用寄存器■系統(tǒng)地址寄存器

-指令指針

?調(diào)試寄存器測(cè)試寄存器

-標(biāo)志寄存器■控制寄存器

■段寄存器

80386微處理器

圖14_二anwau的涌田秀右裳

80386微處理器

■指令指針和標(biāo)志寄存器

■指令指針日P是一個(gè)32位的寄存器,用于保存下一條待預(yù)

取的指令的偏移量。其低16位即為8086中的IP。

■標(biāo)志寄存器EFLAGS,也是一個(gè)32位的寄存器，如圖144

所示。

■標(biāo)志可分為以下三類：

狀態(tài)標(biāo)志：反映執(zhí)行一條指令后的狀態(tài)與結(jié)果。它

們是:OF、SF、ZF、AF、PF、CF,共6個(gè)。

控制標(biāo)志：用于控制處理器的工作方式。如DF。

系統(tǒng)標(biāo)志：用于設(shè)置系統(tǒng)的工作方式等。它們是：IF、

TF、IOPL、NT、VM、RFO其中VM和RF是為80386

擴(kuò)充的標(biāo)志。

標(biāo)志

4321098765432109876543210

VRNI0P0DITSZAPC

EFLAGSIntel公司留用MF0TLFFFFFF0F0FIF

虛擬方式-進(jìn)位標(biāo)志

繼續(xù)標(biāo)志奇偶校驗(yàn)標(biāo)志

嵌套任務(wù)標(biāo)志輔坳標(biāo)志

I/O特權(quán)級(jí)零標(biāo)志

上溢符號(hào)標(biāo)志

方向標(biāo)志自陷標(biāo)志

允許中斷

圖14.480386的標(biāo)志寄存器

80386微處理器

■段寄存器

80386有6個(gè)16位的段寄存器，它們用來

保存識(shí)別當(dāng)前可尋址段的段選擇符。其中CS

指定代碼段，SS指定堆棧段，DS、ES、FS

和GS指定現(xiàn)行數(shù)據(jù)段。

■控制寄存器

80386有4個(gè)32位的控制寄存器，被命名

為。、、

CRCRiCR2^CR3O

80386微處理器

■系統(tǒng)地址寄存器

80368有4個(gè)專用寄存器用來訪問80268/80368

保護(hù)方式所支持的表和段。這4個(gè)寄存器分別為:32

位的GDTR和IDTR,16位的DTR和TR。他們?cè)L問的

表和段是GDT（全局描述符表）、IDT（中斷描述符表）、

LDT（局部描述符表）、TSS（任務(wù)狀態(tài)段.）。

-調(diào)試寄存器

有個(gè)位的調(diào)試寄存器。、

80386632DRDR.DR2>

和如圖所示。

DR3>DI%DR7,14.5

80386微處理器

3116150

斷點(diǎn)。線性地址DRo

斷點(diǎn)1線性地址DRi

斷點(diǎn)2線性地址DR2

斷點(diǎn)3線性地址DR3

Intel公司留用DR4

■公司留用

DRs

BBBBBBB

0000000000DR6

TSD3210

RWRWLENRWLENRWGGLGLGLGLGL

LENLEN00000DR7

333021011000DEE33221100

3116150

圖14.580386的調(diào)試寄存器

80386微處理器

■測(cè)試寄存器

80368有2個(gè)32位的測(cè)試寄存器TI%和

TR7,用于控制對(duì)轉(zhuǎn)換后援緩沖器中的內(nèi)容

可尋地址存貯器的測(cè)試。

80386微處理器

■5.80386的工作模式

80386有三種工作模式：實(shí)模式、保護(hù)

模式和虛擬8086模式。

■①實(shí)模式

工作在這種模式下的80386幾乎與8086一樣,

只不過速度更快了一些，并多了幾條指令及幾個(gè)

寄存器。80386的實(shí)模式可以訪問32位通用寄存

器和采用帶有32位超越指令前綴的尋址模式。

80386微處理器

＞實(shí)模式下的地址計(jì)算

A實(shí)模式下地址計(jì)算與8086相同，在8086中，段寄存

器內(nèi)容乘以16（左移4個(gè)二進(jìn)制位）再加上有效地址

（有效地址是高4位為0,低16位為偏移地址構(gòu)成的

20位地址），就得到一個(gè)20位線性地址。

＞進(jìn)入、脫離和返回實(shí)模式

?如果對(duì)CPU進(jìn)行復(fù)位，則進(jìn)入實(shí)模式下工作。止匕外，

一個(gè)系統(tǒng)要進(jìn)入保護(hù)模式，開始時(shí)程序也要暫時(shí)進(jìn)入

實(shí)模式。系統(tǒng)復(fù)位就可以進(jìn)入實(shí)模式，然后再用一條

MOV至CR0的指令將PE位置位，即切換到保護(hù)模式，

從而離開實(shí)模式。從保護(hù)模式返回實(shí)模式仍可以用

MOV至CRO指令將CRO寄存器中的PE位復(fù)位來實(shí)現(xiàn)。但

必須用合法的實(shí)模式數(shù)值。

80386微處理器

■②保護(hù)模式

.在保護(hù)模式下，80386可以訪問232=4GB的物理

存儲(chǔ)器空間，段的長(zhǎng)度是232=4GB,頁功能是可

以選擇的。在這種模式下，可以引入虛擬存儲(chǔ)器

的概念，以擴(kuò)充軟件所占用的存儲(chǔ)器空間，允許

程序大到64T(246B)。

-保護(hù)模式是從實(shí)模式轉(zhuǎn)變過來的，執(zhí)行指令：

MOVCRO,(reg或men)

使CRO中的保護(hù)允許位PE置1,即進(jìn)入保護(hù)模式。

80386微處理器

＞保護(hù)模式地址計(jì)算

?保護(hù)模式下，地址由兩部分組成，一部分是段基地址,

另一部分是32位偏移量，兩者相加得到32位線性地址。

?保護(hù)模式下，段寄存器中的值是一個(gè)選擇子，由它去

訪問一個(gè)段描述符，從段描述符中獲得段基地址，在

尋址過程中，描述符作為媒介物，提供段基地址、段

界限（大小）及屬性。其尋址過程如圖14.6。

?計(jì)算出的線性地址，在沒有分頁機(jī)構(gòu)的情況下可以直

接用作物理地址，如圖14.7所示；在有分頁機(jī)構(gòu)的情

況下，需要通過分頁機(jī)構(gòu)映射形成物理地址，如圖

14.7所示。

80386微處理器

圖14.6簡(jiǎn)化的保護(hù)方式下的尋址過程

80386微處理器

物理地址

圖14.7帶分頁的簡(jiǎn)化的保護(hù)方式下的尋址過程

80386微處理器

在80386中使用的所有段均由描述符表描述。描述

符表共有三種：

■全局描述符表（一張）

■局部描述符表（多張）

■中斷描述符表（一張）

每個(gè)表最多可以保存8192個(gè)8字節(jié)的描述符。為了

選擇這些描述符，段寄存器的內(nèi)容（選擇器）的高13位

作為進(jìn)入描述符表的索引。

每一個(gè)描述符表都有一個(gè)與之對(duì)應(yīng)的寄存器分別是:

-全局描述符表寄存器（GDTR）

■局部描述符表寄存器（LDTR）

____■中斷描述符表寄存器（IDTRJ

80386微處理器

-全局描述符表(GDT)含有可供系統(tǒng)所有任務(wù)使用的

描述符。GDT可以容納除中斷服務(wù)用的描述符即中斷

和自陷描述符之外的任一類型的描述符。

-局部描述符(LDT)含有與一個(gè)給定的任務(wù)有關(guān)的描

述符。通常在設(shè)計(jì)操作系統(tǒng)時(shí)使每項(xiàng)任務(wù)有一個(gè)獨(dú)立

的LDT。LDT可能只含有代碼、數(shù)據(jù)、堆棧、任務(wù)門和

調(diào)用門描述符。LDT是一種將給定任務(wù)的代碼段和數(shù)據(jù)

段同操作系統(tǒng)其余部分隔離開來的機(jī)構(gòu)。

-中斷描述符表(IDT)中包含有最多256個(gè)描述符。每個(gè)

描述符為8個(gè)字節(jié)，包含相應(yīng)的中斷處理程序的入口地

址和特性。IDT中可能只含有任務(wù)門、中斷門和陷阱門。

80386微處理器

■分段存儲(chǔ)器管理

.在保護(hù)模式下，指針不能直接給出物理地址，而要通

過分段部件的轉(zhuǎn)換才能產(chǎn)生物理地址。這種轉(zhuǎn)換過程

使用了以存儲(chǔ)器為基礎(chǔ)的所謂段描述符表。

■段描述符表內(nèi)含有一些描述符，每個(gè)描述符由8個(gè)字節(jié)

組成，其中包括段的線性基地址和該段的界限（大?。?/p>

以及段的一些屬性。'這些屬性是：段的類型（代碼段、

數(shù)據(jù)段、堆棧段或者某些專用段）、段的特權(quán)級(jí)、段

的單位長(zhǎng)度、操作數(shù)的默認(rèn)長(zhǎng)度（16位或32位）。

■段選擇符指向的目標(biāo)叫做段描述符。段描述符含有線

性地址空間中某一給定區(qū)域。（即一個(gè)段）有關(guān)屬性

的8個(gè)信息。

80386微處理器

■6.80386的引腳功能說明

■7.80386微機(jī)主板系統(tǒng)結(jié)構(gòu)及支持總線

■①386微型計(jì)算機(jī)系統(tǒng)板簡(jiǎn)介

■②386微機(jī)系統(tǒng)支持芯片組簡(jiǎn)介

§14.1.580486微處理器

■1989年推出

-32位高性能微處理器

■片內(nèi)

-存儲(chǔ)管理部件（MMU）

-浮點(diǎn)處理部件（FPU）

■8K字節(jié)的超高速緩存部件，

-使用RISC設(shè)計(jì)技術(shù)，提高了指令的執(zhí)行速度。

-在代碼級(jí)的向上兼容性

■80486的性能比80386提高了3?4倍。

80486微處理器

■內(nèi)部結(jié)構(gòu)與外部引腳

■將協(xié)處理器、高速緩存等集成到處理器內(nèi)

■80486微處理器的內(nèi)部結(jié)構(gòu)見圖14.10

■80486微處理器的引腳見圖14.11。

64位部件間傳送總線

JI32

32位數(shù)據(jù)總線

32

32位數(shù)據(jù)總線

線性地址總線普

總線接口A2-A31

\7\7PCD.PWT

基址/變BE0S-BE3#

桶式移位器分段部件分頁超高速緩存地址驅(qū)動(dòng)器

址總線

描述符部件32，

三8K字節(jié)寫緩沖器4X80

寄存器文件寄存器

32物理地址

界限和屬性WIBS超高速緩存32D0-D31

緩沖器數(shù)據(jù)總線收發(fā)器

ALUPUN—I

128好32ADSW/RD/CM/fOPCD.PWT

總線控制RDYLOCKPLOCKBOFFA20MBREO

預(yù)取器

位移總線/請(qǐng)求定序器HOLDHLDARESETINTRNMI

微指令

3232字節(jié)指FERR1?

令隊(duì)列

1/代碼流突發(fā)總線控制BRDYBLAST

2X16字節(jié)

浮點(diǎn)控制和保護(hù)指令譯碼白方=

總線寬度控制.BS1.6BS8

部件測(cè)試部件

JENFLUSHAHOLD.EADS

控制ROM譯碼指超高速緩存控制

浮點(diǎn)

令通路

寄存器文件奇偶校驗(yàn)的tPCHK

?^DP0-DP3

生成和控制

圖14,1080486內(nèi)部結(jié)構(gòu)圖

時(shí)鐘

/I>A2-A31

32位地

數(shù)據(jù)總線限

32位r址總線

D0-D31<>BE2

數(shù)據(jù)I的

BEO

,ADS

總線控制］FfM/I0

D/C

80486

W/R?、總線周

INTR、微處理器5〔期定義

中斷信號(hào)RESET:PEOCA

1MT.

/HOLD

HODA

超高速緩,AHOLD

,麗總線仲裁

存使無效酈^^REO

KEN"

超高速BRDY

緩存控制'FMBLAST突發(fā)控制

PWT

頁面超高速BSE

.PCO［總線寬

緩存控制’BS16

度控制

,FREE-J

數(shù)據(jù)出>X

IGNNEUE2_

錯(cuò)報(bào)告pPl-

>〉奇偶校驗(yàn)

第20位A20M

地址屏蔽PCHA

圖1411anAaumi日用工力臺(tái)3圖

80486微處理器

■它與80386相比：

■增加了

-數(shù)據(jù)奇偶監(jiān)視

■總線突發(fā)控制

■片上超高速緩存控制

■地址屏蔽

■用于多處理器系統(tǒng)的信號(hào)。

-增加了增強(qiáng)的總線仲裁功能

-片上超高速緩存填充用的突發(fā)總線機(jī)構(gòu),

■行使無效機(jī)構(gòu)

-奇偶校驗(yàn)的支持。

80486微處理器

■指令系統(tǒng)

■80486的指令系統(tǒng)包括完整的80386的指令

系統(tǒng)和80486擴(kuò)充指令。

■采用RISC設(shè)計(jì)，減少了每條指令的平均占用

時(shí)鐘周期數(shù)。

■對(duì)于使用頻度較高的基本指令由原來的微碼

控制改為硬件邏輯直接控制。

80486微處理器

■80486的指令可分為工工類：

■數(shù)據(jù)傳送,高級(jí)語言支持

■算術(shù)運(yùn)算■操作系統(tǒng)支持

■移位/環(huán)移■處理器控制

■串處理■浮點(diǎn)運(yùn)算

■位處理■浮點(diǎn)控制

■控制轉(zhuǎn)移

80486微處理器

■80486所支持的數(shù)據(jù)類型十分豐富：

-不帶符號(hào)的二進(jìn)制數(shù)

-帶符號(hào)的二進(jìn)制數(shù)，可以是8位、16位、32位或64位;

-浮點(diǎn)數(shù)據(jù)類型，可以是32位,單精度實(shí)數(shù)，64位雙精

度實(shí)數(shù)和80位臨時(shí)精度實(shí)數(shù)；

-BCD數(shù)據(jù)類型，可以是壓縮和非壓縮型的BCD數(shù)

-串?dāng)?shù)據(jù)類型，可以是位、字節(jié)、字或雙字序列

-ASCH數(shù)據(jù)類型；指針數(shù)據(jù)類型；可以是32位或48位。

80486微處理器

■中斷和異常

■80486同樣能夠定義256個(gè)中斷向量或異常

處理程序，其中斷處理與80386類似。另外

浮點(diǎn)處理部件使用的中斷類型為7、13、16o

■操作方式

■實(shí)地址方式

■保護(hù)方式

■保護(hù)方式下的虛擬8086方式

都直接繼承了80386的操作

§14.2IntelPentium微處理器

■1993年推出

■高性能32位結(jié)構(gòu)的微處理器

■采用RISC技術(shù)

■集成度為310萬只晶體管

■引進(jìn)了諸如數(shù)據(jù)完態(tài)性在內(nèi)的大型計(jì)算機(jī)的特性

■擴(kuò)充了多重處理器的應(yīng)用能力

■與86系列中原來的其他型號(hào)保持軟件完全兼容。

IntelPentium微處理器

■在如下幾方面對(duì)80486做了重大改進(jìn):

■采用超級(jí)標(biāo)量體系結(jié)構(gòu)

■浮點(diǎn)部件采用超級(jí)流水線技術(shù)

■增加了動(dòng)態(tài)轉(zhuǎn)移預(yù)測(cè)

■加大了片上超高速緩存的容量

■較強(qiáng)的錯(cuò)誤檢測(cè)和報(bào)告功能

■采用了更多的測(cè)試掛鉤

■片上超高速緩存改用回寫策略。

IntelPentium微處理器

■1995年至2000年期間，Intel又相繼推出了:

■PentiumPro

■PentiumMMX

■PentiumII

■PentiumIII

■PentiumIVo

14.2.1Pentium微處理器

■1.Pentium采用的先進(jìn)技術(shù)及其技術(shù)特點(diǎn)

■(1)Pentium采用的先進(jìn)技術(shù)

.①CISC技術(shù)和RISC技術(shù)

CISC技術(shù)一復(fù)雜指令系統(tǒng)計(jì)算機(jī)技術(shù)(Complex

instructionsetcomputer,CISC)

RISC技術(shù)一精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)技術(shù)(Reduced

instructionsetcomputer,RISC)

■它們是基于不同理論和構(gòu)思的兩種CPU設(shè)計(jì)技術(shù)。

Intel公司在Pentium之前的CPU采用的CISC體系，從

Pentium開始，將CISC和RISC結(jié)合，實(shí)現(xiàn)更高的性能。

Pentium微處理器

■采用CISC技術(shù)的CPU有以下特點(diǎn)：

■指令系統(tǒng)中包含很多指令，既有常用指令，

又有用得較少的復(fù)雜指令，復(fù)雜指令實(shí)現(xiàn)較

復(fù)雜的功能，但指令碼長(zhǎng)，這使微處理器的

譯碼部件負(fù)擔(dān)加重，速度減慢；

■訪問內(nèi)存是使用多種尋址方式；

■多采用微程序機(jī)制，在ROM中存放了眾多的

微程序。

Pentium微處理器

■采用RISC技術(shù)的CPU有以下特點(diǎn)：

-指令系統(tǒng)只含簡(jiǎn)單而常用的指令，指令長(zhǎng)度短，并且

每條指令的長(zhǎng)度相同；

-采用流水線機(jī)制來執(zhí)行指令，流水線機(jī)制是一種指令

級(jí)并行處理方式，在同樣的時(shí)間段可以比非流水線機(jī)

制下執(zhí)行更多的指令。

-大多數(shù)指令利用內(nèi)部寄存器來執(zhí)行，所以，只需要一

個(gè)時(shí)鐘周期。提高了指令的執(zhí)行速度，減少了對(duì)內(nèi)存

的訪問，使內(nèi)存的管理簡(jiǎn)化。

Pentium的大多數(shù)指令是簡(jiǎn)化指令，但仍然保留了一

部分復(fù)雜指令，而對(duì)這部分指令采用硬件來實(shí)現(xiàn)。所以，

Pentium吸取了兩者之長(zhǎng)。

Pentium微處理器

■②超標(biāo)量流水線技術(shù)

-所謂超標(biāo)量，就是一個(gè)處理器中有多條流水線。

-在Pentium中，采用U和V兩條流水線，每條流水線

均含有獨(dú)立的ALU地址生成電路和連接數(shù)據(jù)高速緩

存Cache的接口，由此可通過各自的接口對(duì)高速緩

存存取數(shù)據(jù)，這稱為高速緩存雙端接口。雙端接口

使Pentium具有更高的速度。

■超標(biāo)量流水線機(jī)制使得Pentium能夠?qū)?yīng)一個(gè)時(shí)鐘

周期執(zhí)行兩條整數(shù)運(yùn)算指令，比相同頻率的前一代

CPU實(shí)際速度提高一倍。

Pentium微處理器

■③分支預(yù)測(cè)技術(shù)

■分支預(yù)測(cè)技術(shù)能夠預(yù)測(cè)轉(zhuǎn)移是否發(fā)生，以確

定以后執(zhí)行哪一段程序。

■Pentium用分支目標(biāo)緩沖器(branchtarget

buffer,BTB)執(zhí)行預(yù)測(cè)功能。

Pentium微處理器

■(2)Pentium的技術(shù)特點(diǎn)

-除了采用CISC和RISC相結(jié)合的技術(shù)、超標(biāo)量流水線

技術(shù)和分支預(yù)測(cè)技術(shù)外，Pentium還有以下特點(diǎn)：

■外部采用64位總線，大大提高了數(shù)據(jù)的傳輸率

■設(shè)置了相互獨(dú)立的片內(nèi)指令高速緩存和數(shù)據(jù)高速緩存。

.對(duì)ADD、MUL、INC、DEC、PUSH、POP、JMP、CALL和

LOAD等常用指令采用硬件(組合邏輯)來實(shí)現(xiàn)，使這

些常用指令的執(zhí)行速度大大提高。

■在實(shí)地的方聲、保護(hù)方式和虛擬8086方式基礎(chǔ)上增加

了系統(tǒng)管理方式(systemmanagemode,SMM)

Pentium微處理器

2.Pentium的原理結(jié)構(gòu)

■(1)Pentium的主要部件

Pentium內(nèi)部主要部件包括：

■總線接口部件■指令譯碼器

-U流水線和V流水線■浮點(diǎn)出來部件FPU

■指令高速緩存■分支目標(biāo)緩沖器BTB

-數(shù)據(jù)緩存■控制ROM

■寄存器組。

-指令預(yù)取部件

Pentium微處理器

■(2)原理結(jié)構(gòu)

■總線接口部件實(shí)現(xiàn)CPU于系統(tǒng)總線的連接，包括64

位數(shù)據(jù)線、32位地址線和若干控制信號(hào)線，以此實(shí)

現(xiàn)相互間的信號(hào)交流，并產(chǎn)生相應(yīng)的總線周期信號(hào)。

-采用兩條流水線U和V。流水線均有獨(dú)立的ALU,兩

者獨(dú)立運(yùn)行，U流水線可執(zhí)行所有的整數(shù)運(yùn)算指令，

V流水線只能執(zhí)行簡(jiǎn)單的整數(shù)運(yùn)算指令和數(shù)據(jù)交換

指令。每條流水線含有五級(jí)：取指、譯碼、生成地

址、執(zhí)行指令和回寫。

-指令高速緩存和數(shù)據(jù)高速緩存兩者分開，從而減少

了指令預(yù)取和數(shù)據(jù)操作之間可能發(fā)生的沖突，并可

-----提圖命中率。------------------------------------

Pentium微處理器

-指令預(yù)取部件每次取兩條指令，若為簡(jiǎn)單指令，且后

一條指令不依賴于前一條指令的執(zhí)行結(jié)果，則指令預(yù)

取部件便將兩條指令分別送到U流水線和V流水線獨(dú)立

執(zhí)行。

-指令高速緩存、指令預(yù)取部件將原始指令送到指令譯

碼器，分支目標(biāo)緩沖器則在遇到分支轉(zhuǎn)移指令時(shí)用來

預(yù)測(cè)是否發(fā)生轉(zhuǎn)移。

■Pentium內(nèi)部還含有一個(gè)增強(qiáng)浮點(diǎn)處理部件(floating

processorunit,FPU)。在FPU中，采用快速硬件來實(shí)

現(xiàn)浮點(diǎn)加、乘、除運(yùn)算，使浮點(diǎn)運(yùn)算速度大為提高。

-控制ROM中，含有Pentium的微代碼，控制部件直接控

制流水線。------------------------------------

Pentium微處理器

■3.Pentium的寄存器

Pentium處理器配備的寄存器可分為如下幾類：

■(1)基本寄存器組：

包含通用寄存器、指令指針寄存器、標(biāo)志寄存器、

段寄存器。

■(2)系統(tǒng)級(jí)寄存器組：

包含系統(tǒng)地址寄存器、Pentium控制寄存器。

■(3)調(diào)試寄存器組：

比如調(diào)試寄存器DR°?DR3。

■(4)浮點(diǎn)寄存器組

1212.2PentiumMMX

■1996年底推出

■集成了450萬個(gè)晶體管

■采用了MMX（多媒體擴(kuò)展指令系統(tǒng)）技術(shù)

■片內(nèi)Cache（一級(jí)Cache）擴(kuò)展到32KB

■指令Cache和數(shù)據(jù)Cache都由原來的8KB擴(kuò)展到

16KBo

■仍屬P5架構(gòu)

12.2.3PentiumPro

■1996年推出

■與后來推出的PentiumII和PentiumIII同屬于P6架構(gòu)

■集成了550萬只晶體管

■內(nèi)部核心頻率為133MHz.

■片內(nèi)Cache規(guī)模大小為16KB,其中指令Cache為8KB,

數(shù)據(jù)Cache為8KB。

■片內(nèi)包括一個(gè)大小256KB的二級(jí)Cache芯片

■也采用了RISC技術(shù)

■是超級(jí)流水線型的，它的流水線深度比Pentium基本型

更深

12.2.4PentiumII

■1997年推出

■集成了750萬個(gè)晶體管

■最I(lǐng)WJ頻率達(dá)500MHz

■不但支持多媒體指令集MMX,而且除了16KB的一級(jí)指令

高速緩存和16KB的數(shù)據(jù)高速緩存外，還含有512KB的內(nèi)

部二級(jí)高速緩存

■用一塊印刷電路板使CPU和二級(jí)高速緩存裝在一起，再

用外殼封裝

■增加了由多分支預(yù)測(cè)技術(shù)、數(shù)據(jù)統(tǒng)計(jì)分析技術(shù)和推測(cè)

執(zhí)行技術(shù)相結(jié)合而實(shí)現(xiàn)的動(dòng)態(tài)執(zhí)行機(jī)制。

12.2.4PentiumIII

■1999年2月推出

■內(nèi)部核心集成了950萬個(gè)晶體管

■鐘頻率可達(dá)800MHz

■二級(jí)高速緩存為512KB

■最大尋址空間達(dá)64GB

■增加了71條互聯(lián)網(wǎng)流式單指令多設(shè)計(jì)的指令集

(streamingSIMD(single-instructionmultiple-

data)extension,SSE)。

12.2.4PentiumIV

■2001年推出

■內(nèi)部含有4200萬個(gè)晶體管

■主頻高達(dá)3.6GHz

■采用一系列新技術(shù)面向網(wǎng)絡(luò)功能和圖像功能，具體如下:

-超長(zhǎng)流水線技術(shù)。

■跟蹤性指令高速緩存技術(shù)。

-采用雙沿指令快速執(zhí)行機(jī)制。

-能執(zhí)行SSE2指令集。

§14.3IA-64體系架構(gòu)

■IA是"Intel體系/IntelArchitecture”的縮寫

■人們將Intel生產(chǎn)的CPU統(tǒng)稱為Intel體系(IA)CPU。

■從80386開始，桌面PC使用的CPU,包含目前的Pentium

IV處理器都是32位架構(gòu)的CPU,所以都被列為IA-32。

■Intel最新一代的Itanium處理器——“安騰”，是

IntelIA-64系列的第一個(gè)64位處理器產(chǎn)品，時(shí)鐘頻率

為800MHz。

■IA-64是Intel64位處理器的指令集架構(gòu)ISA的名字，

Itanium是依據(jù)微架構(gòu)設(shè)計(jì)，并根據(jù)IA-64特定硬件實(shí)

現(xiàn)的CPUo

1A?64體系架構(gòu)

■IA-64主要特性：

■1.IA-64結(jié)構(gòu)把三種指令捆綁成128位長(zhǎng)的

單一指令，處理速度更快

■2?位模板控制并行指令的執(zhí)行

■3.預(yù)測(cè)指令消除錯(cuò)誤預(yù)測(cè)

■4.推測(cè)性裝入指令

§14.3高檔微機(jī)存儲(chǔ)器的擴(kuò)展技術(shù)

■§14.3.1PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■1.高速緩沖存儲(chǔ)器（Cache）

-高速緩沖存儲(chǔ)器的設(shè)計(jì)利用了程序訪問的

局部性原理，即程序有較大的概率再一次

訪問新近被訪問過的指令和數(shù)據(jù)。

■高速緩沖存儲(chǔ)器相對(duì)于主存而言，速度快,

容量小。

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■2.虛擬存儲(chǔ)技術(shù)

■虛擬存儲(chǔ)器的工作原理

-通過存儲(chǔ)器管理部件和操作系統(tǒng)將“主存一輔存"

組成的存儲(chǔ)層次重新統(tǒng)一編址，從而提供一個(gè)比

實(shí)際內(nèi)存大得多的虛擬存儲(chǔ)器。

■虛擬存儲(chǔ)器的地址稱為虛地址

-虛地址向物理地址的轉(zhuǎn)換由存儲(chǔ)器管理部件自動(dòng)

實(shí)現(xiàn)。

?編程人員在寫程序時(shí)，可以訪問比實(shí)際配置大得

多的存儲(chǔ)空間，而不必考慮地址轉(zhuǎn)換的具體過程。

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

-通常只將虛擬地址空間的小部分映射到主存儲(chǔ)器，

虛擬地址空間的大部分是映射到輔助存儲(chǔ)器（如大

容量硬盤或光盤）上。

■當(dāng)虛地址訪問虛擬存儲(chǔ)器時(shí)，存儲(chǔ)器管理部件首先

查看該虛地址所對(duì)應(yīng)單元內(nèi)容是否已在主存中：

-若已在主存中，就自動(dòng)將虛地址轉(zhuǎn)換為主存物理地址，對(duì)

主存進(jìn)行訪問；

-若不在主存中，就通過操作系統(tǒng)將程序或數(shù)據(jù)由輔存調(diào)入

主存（同時(shí)，可能將一部分程序或數(shù)據(jù)從主存送回到輔

存），然后再進(jìn)行訪問。因此，每次訪問虛擬存儲(chǔ)器都必

須進(jìn)行虛地址向物理地址的轉(zhuǎn)換。

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■虛擬存儲(chǔ)器常采用二維或三維的虛擬地址格式。

■在二維地址格式下，虛擬地址空間劃分為若干

段或頁，每個(gè)段或頁由若干地址連續(xù)的存儲(chǔ)單

元組成。

■在三維地址格式下，虛擬地址格式不同，虛擬

存儲(chǔ)器分為三種：

■段式虛擬存儲(chǔ)器

■頁式虛擬存儲(chǔ)器

■段頁式虛擬存儲(chǔ)器

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■段式虛擬存儲(chǔ)器虛地址格式：

段號(hào)I段內(nèi)地疝一

-頁式虛擬存儲(chǔ)器虛地址格式：

頁號(hào)I頁內(nèi)地址一

-段頁式虛擬存儲(chǔ)器虛地址格式：

段號(hào)n#?頁內(nèi)地址

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■80x86微機(jī)系統(tǒng)中的虛擬存儲(chǔ)技術(shù)

■8086/8088只支持實(shí)地址方式

■80286支持實(shí)地址方式和虛地址保護(hù)方式

■80386和80486則支持實(shí)地址方式、虛地址

保護(hù)方式和虛擬8086方式。

PC微機(jī)存儲(chǔ)器擴(kuò)展技術(shù)概述

■實(shí)地址方式下：

■使用低位地址線（Ao—49），尋址空間1MB。

■任何一個(gè)實(shí)際物理單元的地址由段地址和段

內(nèi)