基于51單片機(jī)的LC振蕩器設(shè)計(jì)論文

127頻率步長(step)10kHz。32系統(tǒng)組成A/D轉(zhuǎn)換輸出圖2-1系統(tǒng)框圖45方案三：采用數(shù)字鎖相環(huán)式頻率合成技術(shù)，由晶振、鑒頻/鑒相(FD/PD)、環(huán)路濾波器(LPF)、可變分頻器(÷N)和壓控振蕩器(VCO)組成。圖3-2分立元件構(gòu)成的RC電路組成，即可完成鎖相環(huán)路的設(shè)計(jì)。利用該fout綜上所述，選擇方案三采用大規(guī)模PLL芯片MC14513.3控制模塊的設(shè)計(jì)方案論證與選擇方案一：利用FPGA來控制集成芯片MC145163的分頻系數(shù)A和N,以改變輸出頻方案二：利用單片機(jī)AT89S52控制。內(nèi)有8K的Flash,可用ISP在線下載，開綜上所述，選擇方案二，采用AT89S52單片機(jī)構(gòu)成3.4電源方案的選擇系統(tǒng)需要多個電源，AT89S52使用5V穩(wěn)壓電源，振蕩器的變?nèi)荻O管需要1-8V6電壓，運(yùn)放，功放等需要8V穩(wěn)定電源。方案一：采用升壓型穩(wěn)壓電路。用兩片MC34063芯片分別將3V的電池電壓進(jìn)行方案二：采用三端穩(wěn)壓集成7805與7808分別得到5V與8V的穩(wěn)定電壓。利用該74鎖相環(huán)鎖相環(huán)是指使高頻振蕩器的頻率與基準(zhǔn)頻率的整數(shù)倍頻率一致時所使用的電路。通?；鶞?zhǔn)振蕩器都使用晶體振蕩器，所以高頻振蕩的頻率穩(wěn)定度與晶體振蕩器相同。圖4-1是鎖相環(huán)的基本結(jié)構(gòu)圖，由VCO、相位比較器、基準(zhǔn)頻率振蕩器、環(huán)路濾波器所組成的。在這里用fr表示基準(zhǔn)頻率振蕩器頻率，fo則表示VCO的頻率。當(dāng)壓控振蕩器的頻率fo由于某種原因而發(fā)生變化時，必然相應(yīng)地產(chǎn)生相位的變化。環(huán)路相位的變化在鑒相器中與參考晶體振蕩器的穩(wěn)定相位fr相比較，使鑒相器輸出一個與相位誤差成比例的誤差電壓分量vc(t)。vc(t)用來控制壓控振蕩器中的壓控元件參數(shù)，一般指的是變?nèi)荻O管，而這壓控元件又是VCO振蕩回路的組成部分，結(jié)果壓控元件電容量的變化將VCO的輸出頻率fo又拉回穩(wěn)定值來。這樣，VCO的輸出頻率穩(wěn)定度即由參考晶體振蕩器所決定。由頻率與相位的關(guān)系可知，瞬時頻率與瞬時相位的關(guān)系是：由上面討論可知加到鑒相器的兩個振蕩信號的頻率差為4.3式中w,為參考晶體振蕩器的頻率，wo壓控蕩頻率。此時的瞬時相位差為8當(dāng)兩個振蕩器的頻率相等時它們的瞬時相位差是一個常數(shù)θo,即：4.3鑒相器的時序圖當(dāng)f與fo的關(guān)系為f>fo。也就是VCO振蕩頻率fo低于f時的狀態(tài)。此時相位比較器的輸出PD,如圖4-2所示，產(chǎn)生正脈沖信號，使VCO的振蕩頻率提高的信號。反之，當(dāng)f<fo是產(chǎn)生負(fù)脈沖。frPLL鎖栓圖4-2相位/頻率比較器的動作這一PD脈波信號經(jīng)過回路濾波器的積分，便可以得到直流電壓VR,可以控制VCO電路。由于控制電壓VR的變化，VCO振蕩頻率會提高相位成為一致時，PD端子會成為高阻抗?fàn)顟B(tài)，使PLL被鎖定(Lock)。4.4捕捉帶與通頻帶壓控振蕩器本來處于失鎖狀態(tài)時，由于環(huán)路的作用，使壓控振蕩頻率逐漸向標(biāo)準(zhǔn)95單元電路的設(shè)計(jì)壓控振蕩就是在振蕩電路中采用壓控元件作為頻率控制器件。壓控器件一般是用變?nèi)荻壒?，它的電容量受到輸入電壓的控制，?dāng)輸入電壓變化，就引起了起振蕩頻率的變化。因此，壓控振蕩器事實(shí)是一種電壓——頻率變換器。它的特性可用瞬時振蕩頻率wr與控制電壓vc之間的關(guān)系曲線來表示，如圖5-1所示。圖上的中心頻率wo是在沒有外加控制電壓時的固有頻率。在一定范圍內(nèi)，or與vc之間是線性關(guān)系。在線性范圍內(nèi)，這一線性可用下列方程來表示。Kr是特性曲線的斜率，稱為VCO的增益或靈敏度，量綱為rad/s.V,它表示單位電壓所引起的振蕩角頻率變化的大小。圖5-1壓控振蕩器的特性曲線5.1.1壓控振蕩器MC1648MC1648是一個8引線雙列直插的器件，內(nèi)部電路圖如圖6-2所示。壓控振蕩電路由芯片內(nèi)部Q8、Q5、Q4、Q1、Q7和Q6,10腳和12腳外接LC諧振回路組成正反饋的正弦振蕩電路4,其振蕩頻率：5.3式中LC分別為電感、電容大小，Co為變?nèi)荻O管的電容量。5.1.2壓控振蕩電路設(shè)計(jì)圖5-3為壓控振蕩電路圖。壓控振蕩器主要由壓控振蕩芯片MC1648和變?nèi)荻?05DC圖5-3壓控振蕩電路極管MV209以及諧振回路構(gòu)成。MC1648需要外接一個由電感和電容組成的并聯(lián)諧振回路。為達(dá)到最佳工作性能，在工作頻率要求并聯(lián)諧振回路的Q≥100。電源采用十5V的電壓，振蕩器的輸出頻率隨加在變?nèi)荻O管上的電壓大小變化而變化。通過切換電源來切換電感量，從而改變振蕩頻率。5.1.3變?nèi)荻壒芘c開關(guān)二級管切換電路(1)變?nèi)荻O管變?nèi)荻壒苁且环N特制的二級管，它的PN結(jié)電容變化范圍比較大，正常工作時，變?nèi)荻壒芗臃聪嚯妷?，在其PN結(jié)上產(chǎn)生電荷存儲，于是相當(dāng)于一個電容，當(dāng)反向電壓改變時，變?nèi)荻壒艿慕Y(jié)電容也發(fā)生相應(yīng)的變化。變?nèi)荻壒艿慕Y(jié)電容Co和外加反向偏壓Ur的關(guān)系可用下式表示。5.3式中UR是加在變?nèi)荻O管的反向電壓，Cvoo為Ur=0時的結(jié)電容U?是接觸電5.2鎖相環(huán)式頻率合成器的設(shè)計(jì)5.2.1鎖相環(huán)控制鎖相環(huán)控制的基本原理框圖如圖5-5所示。采用鎖相環(huán)頻率合成，可以得到任意頻率步進(jìn)，同時頻率穩(wěn)定度與參考晶振相當(dāng)，可以達(dá)到103。鎖相環(huán)路主要由晶振、參考分頻器、壓控振蕩器(VC0)、鑒頻/鑒相器(FD/PD)、低通濾波器(LPF)、可編程分頻器組成。它是應(yīng)用數(shù)字邏輯電路將VCO頻率一次或多次低至鑒相器頻率上，再與參考頻率在鑒相電路中進(jìn)行比較，通過低通濾波器取出誤差信號來控制VCO的頻率，使之鎖定在參考頻率的穩(wěn)定度上，由于采用了大規(guī)模集成電路塊MC145163,89248926t269534將圖中的晶振、參考分頻器、鑒頻鑒相器可編程分頻器集成在一個芯片中，不需要再單獨(dú)設(shè)計(jì)。同時利用AT89S52來控制MC145163,確定分頻系數(shù)A、N和發(fā)射頻率的對應(yīng)關(guān)系。5.2.2MC145163的管腳圖與內(nèi)部組列的特性、引腳連接與結(jié)構(gòu)圖。此IC集成了產(chǎn)生基準(zhǔn)頻率的f,所需的晶體振蕩電路與分頻電路、用以分頻VCO信號的N分頻電路以及比較f。與f,的相位比較器。在實(shí)際電路原理中引腳功能描述如表5-1所示。fn(引腳1)至合成器的可編程(N計(jì)數(shù)器)的輸入，通常fin來自VCO,與AC耦合至引腳1。如果是像標(biāo)準(zhǔn)CMO那樣的大振幅信號的場合，那么直接連接也可以電路連接Vbo(引腳3)正電源(+5V)PDout(引腳4)可作VCO的控制信號使用的相位比較器3狀態(tài)輸出頻率f>f,或f,進(jìn)相：負(fù)脈沖頻率f<f,或f,遲相：正脈沖頻率f=f,或同相：高阻抗?fàn)顟B(tài)RAo,RA?(引腳5,引腳6)這些輸入，將設(shè)定基準(zhǔn)分頻器(R計(jì)數(shù)器)的分頻比分頻，分頻比可從512、1024、2048、4096選擇(引腳7引腳8)這些相位比較器的輸出，通過與低通帶濾波器相結(jié)合，可成為VCO的控制信號頻率f>f,或f,進(jìn)相的場合：φy,φ除了都有短的L脈沖產(chǎn)生外，其于都為H(引腳9,BCD輸入引腳24)置于N計(jì)數(shù)器。引腳9為10°位數(shù)的LSB,引腳24為103位數(shù)的MSB。因內(nèi)含拉降電阻，所以輸入開放時呈L電平。再使用BCD指撥開關(guān)，可以此隨意設(shè)定3至9999的分頻比REFo(引腳25)內(nèi)部基準(zhǔn)振蕩器或外部基準(zhǔn)輸入信號的緩沖器輸出(引腳26,引腳27)OSC與地，以及OSCout與地應(yīng)接以適當(dāng)數(shù)值的電OSCm也可以作為外部產(chǎn)生基準(zhǔn)信號的輸入。此信號通常以AC耦合于OSCin,但大振幅信號(CMOS邏輯電平)(引腳28)PLL鎖定檢測信號，PLL環(huán)路鎖定時(f,fr,的頻率與相位相同時)呈H電平，鎖定外時產(chǎn)生L脈沖2對4解碼器f,13位元/R計(jì)數(shù)器比較器Afv4位數(shù)BCD/N計(jì)數(shù)器鎖定檢測相位相位比較器B4圖5-7MC145163的結(jié)構(gòu)圖5.3低通濾波器p.01UF5.4電源電路設(shè)計(jì)學(xué)學(xué)25.5電子控制單元電路(ECU)(1)VCC:供電電壓(5V)GND:接地拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲器或16位地址外部數(shù)據(jù)存儲器進(jìn)行存取時，P2口輸出地址的高八位。P2口在FLASH編程和校驗(yàn)時接收高八位地址信號和控制信號。P3.0RXD(串行輸入口)P3.1TXD(串行輸出口)P3.2/INTO(外部中斷0)P3.3/INT1(外部中斷1)P3.4TO(記時器0外部輸入)P3.5T1(記時器1外部輸入)P3.6/WR(外部數(shù)據(jù)存儲器寫選通)P3.7/RD(外部數(shù)據(jù)存儲器讀選通)99圖5-10復(fù)位電路/PSEN:外部程序存儲器的選通信號。在由外部程序存儲器取指期間，每個機(jī)器周期兩次/PSEN有效。但在訪問外部數(shù)據(jù)存儲器時，這兩次有效的/PSEN信號將不出89C52內(nèi)部有128個8位用戶數(shù)據(jù)存儲單元和128個專用寄存器單元，它們是統(tǒng)行中斷，可滿足不同的控制要求，并具有2級的優(yōu)先級別選擇。⑧時鐘電路89C52內(nèi)置最高頻率達(dá)12MHz的時鐘電路，用于產(chǎn)生整個單片機(jī)運(yùn)行的脈沖時序，但89C52單片機(jī)需外置振蕩電容。單片機(jī)的結(jié)構(gòu)有兩種類型，一種是程序存儲器和數(shù)據(jù)存儲器分開的形式，即哈佛(Harvard)結(jié)構(gòu)，另一種是采用通用計(jì)算機(jī)廣泛使用的程序存儲器與數(shù)據(jù)存儲器合二為一的結(jié)構(gòu)，即普林斯頓(Princeton)結(jié)構(gòu)。INTEL的MCS-52系列單片機(jī)采用的是哈佛結(jié)構(gòu)的形式。5.8頻率測量顯示電路顯示電路如圖5-11所示。由于鎖相環(huán)產(chǎn)生正弦波的頻率較高，無法用單片機(jī)直接來測量它的頻率，必須先用高速分頻器來對它進(jìn)行分頻，使它降低到單片機(jī)的測量范圍之內(nèi)。但又考慮到性價(jià)比的問題，可直接用頻率合成器MC145163P的控制字和分頻比來送給單片機(jī)顯示。當(dāng)控制字是8600H時，也就是RO、R1、R2為000時，選擇步進(jìn)為1K的標(biāo)準(zhǔn)頻率，頻率范圍從25MHz到54MHz,根據(jù)計(jì)算出分頻比的范圍：轉(zhuǎn)化成十六進(jìn)制的變化范圍是從61A8H到D2FOH。當(dāng)控制字是8000H時，RO、R1、R2為110時，步進(jìn)為25KHz標(biāo)準(zhǔn)頻率，頻率從54MHz到110MHz,根據(jù)上面的公式可得分頻數(shù)從0870H到1130H。送顯示的時候可把它的分頻數(shù)乘于所選擇的標(biāo)準(zhǔn)頻率，然后進(jìn)行BCD碼轉(zhuǎn)換，再送給單片機(jī)處理。分頻比可通過按鍵來調(diào)整。設(shè)置四個按鍵，分別是加一、加十、減一、減十。當(dāng)需要選擇較大調(diào)整時，可選擇加十或減十；當(dāng)需要較小范圍調(diào)整時，可選擇加一或減u七圖5-11顯示電路6軟件設(shè)計(jì)本設(shè)計(jì)軟件的主要作用是用來控制MC145163、以及頻率的時時顯示。因?yàn)檩敵稣也ǖ念l帶范圍較寬，又考慮到精確度的要求，當(dāng)步進(jìn)為10KHz、控制字為4500H時，輸出頻率的最大值只能為45MHz,所以為了達(dá)到更高的頻率，又能提高精確度，必須選擇兩種不同的標(biāo)準(zhǔn)頻率。因?yàn)榉诸l數(shù)乘于標(biāo)準(zhǔn)頻率化成BCD碼以后占用的字節(jié)數(shù)不同，所以要調(diào)用兩個不同的顯示單元。調(diào)整頻率時，可通過按鍵來實(shí)現(xiàn)，根據(jù)調(diào)用不同的子程序可以完成分頻比加一、加十、減一、減十，當(dāng)復(fù)位鍵按下時，顯示的頻率為30MHz。每次判斷有按鍵按下時重新調(diào)用存儲，寫入新的數(shù)據(jù)，以防掉電時重新復(fù)