《系統(tǒng)集成電路設(shè)計(jì)B》

2013.9.第一章集成電路設(shè)計(jì)進(jìn)展第二章第三章集成電路設(shè)計(jì)描述與仿真第四章集成電路設(shè)計(jì)綜合第??章集成電路測(cè)試與可測(cè)試性設(shè)計(jì)第六章VerilogHDL數(shù)字系統(tǒng)設(shè)計(jì)第七章系統(tǒng)集成電路（片上系統(tǒng)）SoC第一章、2.2、第6章（概念2.3、第5、7章（概念第??*注：以PPT《VerilogHDL 袁俊泉編 夏宇聞編Appleipad2Appleipad2基于AppleA5芯片的CPUApple

1947年美國(guó)Bell實(shí)驗(yàn)室發(fā)明世界上第一只晶體管（三極管 1958年美國(guó)TI公司（JackKilby）基爾比發(fā)明世界上第一 諾貝爾獎(jiǎng)評(píng)審委員會(huì)這樣評(píng)價(jià)基爾比：1959年美國(guó)仙童公司（RobertNoyce）諾伊斯發(fā)明世界上第一塊硅集成電路。（Intel公司創(chuàng)始人之一1.1歷史的回顧（續(xù)d.*1964年第一塊線性1.1歷史的回顧（續(xù)d.*1964年第一塊線性*1970年1KDRAM（進(jìn)入LSI時(shí)代1990年64MDRAM、Inter1995年Inter80586（300萬(wàn)個(gè)門(mén)2000年2002年2.2GHzPentium4，0.13μm制造工藝，銅連接目 SoC，0.028μm（28nm）制造工藝 寬（或稱(chēng)特征尺寸L）。 著1965年Intel公司創(chuàng)始人之一GordonMoore的預(yù)言。（Doublingthenumberoftransistorevery18-24 >電源電壓越來(lái)越 >布線層數(shù)越來(lái)越 >I/O引線越來(lái)越頻率(兆赫0.0.20.0.10.0.20.0.10.0.0199 19 2 2 2006 2009 特征尺寸（微米晶體管數(shù)70605070605040302010199 1999 2001 2003 2006 2009 芯片面積（平方毫米Vdd(V)

1010199 199 001 003 006 2030002500200015001000501997 199 2001 200 2006 2009金屬層數(shù)19971999200120032006

一種新的設(shè)計(jì)概念——SoC（SystemonaChip）。千千萬(wàn)門(mén)以上，如SoC

小規(guī)模集成電路（SSI：SmallScaleIntegratedCircuit）

超大規(guī)模集成電路（VLSI：VeryLargeScaleIntegrated近十萬(wàn)門(mén)，如64位CPU特大規(guī)模集成電路（ULSI：UltraLargeScaleIntegrated幾百萬(wàn)門(mén)以上，如DSP、CPU--BiMOS--BiNMOS,專(zhuān)用集成電路（ASICApplicationSpecificIntegrated-專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品（ASSPApplicationSpecificStandard-BlookLogicCell

1.4以設(shè)計(jì)方式來(lái)分（續(xù) *1.4以設(shè)計(jì)方式來(lái)分（續(xù) 1.4以設(shè)計(jì)方式來(lái)分（續(xù)-與半定制設(shè)計(jì)方法最大不同：半定制設(shè)計(jì)是由芯片制造廠商1.4以設(shè)計(jì)方式來(lái)分（續(xù)

虛擬元件IPIntellectualProperty 良好的IC良好的IC a.

b.SoCSystemonaChip

Electronic-systemDesign ComputerAided3.1EDA工具發(fā)展經(jīng)歷的三個(gè)階段（續(xù) ComputerAided