《計(jì)算機(jī)導(dǎo)論》教學(xué)課件教案第2章 計(jì)算機(jī)結(jié)構(gòu)

第2章計(jì)算機(jī)結(jié)構(gòu)

第2章計(jì)算機(jī)結(jié)構(gòu)

2.1中央處理器

2.2指令系統(tǒng)

2.3指令執(zhí)行

2.4流水線技術(shù)

2.5存儲(chǔ)系統(tǒng)

2.6外圍設(shè)備

2.7輸入輸出方式

2.8多處理器

1958

2.1中央處理器

■主要功能:

-順序控制

■操作控制

■時(shí)間同步

-數(shù)據(jù)處理

■主要部件:

■運(yùn)算器

■控制器

-寄存器組

\----A-Zr-口口

、運(yùn)舁前

R■算術(shù)運(yùn)算：如加、減等算術(shù)操作

■邏輯運(yùn)算：如與'或非等邏輯操作。

L指令取入寄存器；

2.控制器根據(jù)對(duì)指令的譯碼，

發(fā)出控制信號(hào);

3.運(yùn)算器執(zhí)行，并將結(jié)果放入

累加器中；

.將結(jié)果存入內(nèi)存中

控制器

運(yùn)算器的工作流程

控制器

三j■功能：

-根據(jù)當(dāng)前程序計(jì)數(shù)器寄存器的值，從RAM中相應(yīng)

的地址取出指令，并將它們放到指令寄存器中；

然后對(duì)指令進(jìn)行譯碼，并根據(jù)譯碼的結(jié)果發(fā)送信

號(hào)給數(shù)據(jù)總線(DataBus),從RAM中取出操作

數(shù)，并發(fā)出適當(dāng)?shù)目刂菩盘?hào)，控制運(yùn)算器進(jìn)行數(shù)

據(jù)的處理。

■按設(shè)計(jì)和實(shí)現(xiàn)的途徑可分為三類(lèi)：

■硬連線控制器(HardwiredController)

■微程序控制器(MicroprogrammedController)

-門(mén)陣列控制器

r寄存器

■-用戶可見(jiàn)的寄存器

■數(shù)據(jù)寄存器(DataRegister)

■地址寄存器(AddressRegister)

■控制和狀態(tài)寄存器

■程序計(jì)數(shù)器(ProgramCounter,PC)

■指令寄存器(InstructionRegister)

■狀態(tài)條件寄存器

D15D8D7DO

TolDITsillAJPC

圖2.38。88標(biāo)志寄存器位結(jié)構(gòu)

、指令系統(tǒng)(1)

R-指令是指示計(jì)算機(jī)執(zhí)行某種操作的命令。

從計(jì)算機(jī)組成的層次結(jié)構(gòu)來(lái)說(shuō)，計(jì)算機(jī)

的指令有三種：

■微指令：

■微程序級(jí)的命令，屬于硬件部分

■宏指令：

■由若干條機(jī)器指令組成的軟件指令，屬于軟件

■機(jī)器指令：

■介于微指令與宏指令之間，通常簡(jiǎn)稱為指令

指令系統(tǒng)(2)

R-CISC

■ComplexInstructionSetComputer,復(fù)雜

指令集計(jì)算機(jī)

■RISC

■ReducedInstructionSetComputer,精簡(jiǎn)

指令集計(jì)算機(jī)

指令系統(tǒng)(3)

■CISC

.采用微程序設(shè)計(jì)方法實(shí)現(xiàn)指令的控制器

■減輕編程的工作量，縮短程序代碼

■由于大量的復(fù)雜指令、可變的指令長(zhǎng)度、

多種的尋址方式，大大增加了解碼的難度,

代碼難以優(yōu)化，執(zhí)行效率低

指令系統(tǒng)(4)

、■RISC

■IBM370clsc系統(tǒng)占總指令數(shù)僅20%的簡(jiǎn)單指令在

程序調(diào)用中占了80%,而占指令數(shù)80%的復(fù)雜指

令卻只有20%的機(jī)會(huì)用到

-RISC具有以下的特點(diǎn)：

-指令系統(tǒng)簡(jiǎn)化，由一些基本的、必要的指令構(gòu)成；

-除LOAD/STORE指令外，所有指令只與寄存器打交道,

都在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行完畢；

?絕大部分采用硬聯(lián)線控制，不用或少用微程序?qū)崿F(xiàn)；

-使用較多的通用寄存器，沒(méi)有專用寄存器；

-采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序。

、指令系統(tǒng)(5)

R-指令格式

■指令字就是表示一條指令的二進(jìn)制代碼，

通常簡(jiǎn)稱指令；指令格式，則是指令字用

二進(jìn)制代碼表示的結(jié)構(gòu)形式

■一條指令通常由操作碼、地址碼字段構(gòu)成

■操作碼字段指定指令的功能特性

■地址碼字段指定操作數(shù)的地址

操作碼字段地址碼字段

r指令系統(tǒng)(6)

胃■操作碼

■定長(zhǎng)操作碼,變長(zhǎng)指令碼

■變長(zhǎng)操作碼,定長(zhǎng)指令碼

■地址碼

■零地址指令

■一地址指令

■二地址指令

■三地址指令

指令系統(tǒng)(7)

R.尋址方式

■指令尋址方式

■順序?qū)ぶ贩绞?/p>

■跳躍尋址方式

■數(shù)據(jù)尋址方式(即操作數(shù)尋址)

操作數(shù)尋址(1)

■隱含尋址

■立即尋址

MOVAX,1234H

存儲(chǔ)器

■4^指令

立即尋址

操作數(shù)尋址(2)

內(nèi)存

-直接尋址0PXD

操作數(shù)匚二＞操作數(shù)

■

■

■

■

直接尋址方式示意圖

■間接尋址

內(nèi)存

■

0PXD■

操作蔡地址

■

操作數(shù)匚二＞|操作數(shù)一

間接尋址方式示意圖

、指令執(zhí)行

R-指令周期

■取出并執(zhí)行一條指令的時(shí)間

■機(jī)器周期

■也稱為CPU周期，通常用內(nèi)存中讀取一個(gè)

指令字的最短時(shí)間來(lái)規(guī)定CPU周期

■時(shí)鐘周期

非訪存指令的指令周期（1）

＜一-k個(gè)CPU周期-??一個(gè)CPU周期A

＞取指（pc+l）

口

|譯碼|[==＞執(zhí)行中力下一條指令

＜一取指階段—??一執(zhí)行階段-*

非訪存指令（CLA）的指令周期

非訪存指令的指令周期(2)

算術(shù)邏輯單元

CPU

ALU取指令控制

▲▲A

操作控制器y-時(shí)鐘

累加器AC時(shí)序產(chǎn)生器?狀態(tài)反饋

▲AA

指令

譯碼器

⑵

程序計(jì)31(6)f

數(shù)器PC3i

CLA指令寄

(1)存器(IR)

⑸I

緩沖寄

地址寄30CLA

存器AR存器DR

⑶1(4)

W存儲(chǔ)器!

總線數(shù)據(jù)

地址內(nèi)容總線

30CLA

31ADD30

32STAI41

33JMP31

34HLT

40000007

41000042

42存和數(shù)單元

取出CLA指令

非訪存指令的指令周期(3)

（1）c（清AC）

CPU

?時(shí)鐘

?狀態(tài)反饋

指令寄

存器(IR)

地址存儲(chǔ)器

總線數(shù)據(jù)

地址內(nèi)容總線

30CLA

31ADD30

32STAI41

33JMP31

34HLT

40000007

41000042

42存和數(shù)單元

CLA指令執(zhí)行階段

直接訪存指令的指令周期(1)

<--k個(gè)CPU周期-?+一個(gè)CPU周期-?＜一一個(gè)CPU周期f

登:取指(pc+1):＞取出操作數(shù)

工

,送操作數(shù)地址

譯碼I執(zhí)行0下一條指令

取指階段f執(zhí)行階段

直接訪問(wèn)內(nèi)存指令的指令周期

直接訪存指令的指令周期(2)

直接訪存指令的指令周期(3)

CPU(3A)

ALU取指令控制

▲▲▲

(3Q操作控制器Y-時(shí)鐘_

時(shí)序產(chǎn)生器,狀態(tài)反饋

累加器ACI000007M

AAA

指令

譯碼器

程序計(jì)

32

數(shù)器PC指令寄

ADD40

存器(IR)

▼

地址寄r緩沖寄

40|000007

存器AR_存器DR

⑴_(tái)__________L(2)

地址存儲(chǔ)器A

總線數(shù)據(jù)

地址內(nèi)容總線

30CLA

31ADD40

32STAI41

33JMP31

34HLT

40000007

41000042

存和數(shù)單元

取操作數(shù)的地址并執(zhí)行加法操作

間接訪存指令的指令周期(2)

取操作數(shù)地址

間接訪存指令的指令周期(3)

保存計(jì)算結(jié)果

程序控制指令的指令周期(1)

<-一個(gè)CPU周期-*-一個(gè)CPU周期A

取指(pc+1)

譯碼|匚，送轉(zhuǎn)移地址I〉下一條指令

取指階段一，—執(zhí)行階段f

程序控制指令的指令周期

程序控制指令的指令周期(2)

“時(shí)鐘

?狀態(tài)反饋

指令寄

存器(IR)

JMP指令的執(zhí)行階段

流水線技術(shù)(1)

令

4L匕1

J口取指譯碼訪存執(zhí)行寫(xiě)回

匕

b令2

lH取指譯碼訪存執(zhí)行寫(xiě)同

令

b匕3

fH取指譯碼訪存執(zhí)行寫(xiě)回

令

匕4

取指譯碼訪存執(zhí)行寫(xiě)回

II令

匕5

H取指譯碼訪存執(zhí)行寫(xiě)回

指令級(jí)并行流水線的工作原理

■流水技術(shù)的特點(diǎn):

-一條流水線由流水段組成，流水段的數(shù)目稱為流水線的深度；

■每個(gè)流水段有專門(mén)的功能部件對(duì)指令進(jìn)行某種加工；

-各流水段所需時(shí)間是一樣的，這樣才能同步符合流水節(jié)拍；

-流水線工作階段可分為建立、滿載和排空三個(gè)階段；

-在理想情況下，當(dāng)流水線充滿后，每隔At時(shí)間即一個(gè)流水節(jié)拍

將會(huì)有一個(gè)結(jié)果流出流水線。

、流水線技術(shù)(2)

R-理想流水線性能分析

■流水線的加速比=非流水線指令的平均執(zhí)

行時(shí)間/流水線指令的平均執(zhí)行時(shí)間

■指令的平均執(zhí)行時(shí)間=時(shí)鐘周期X指令的

平均CPI

■CPI(CyclesperInstruction)是執(zhí)行每條指

令所需的時(shí)鐘周期

r流水線技術(shù)(3)

R-流水操作中的主要障礙

■資源競(jìng)爭(zhēng)(StructuralHazard)

■又叫結(jié)構(gòu)競(jìng)爭(zhēng)，是由資源缺乏引起

■數(shù)據(jù)競(jìng)爭(zhēng)(DataHazard)

■由指令間數(shù)據(jù)的相關(guān)而引起

■控制競(jìng)爭(zhēng)(ControlHazard)

■主要是由轉(zhuǎn)移指令引起的

存儲(chǔ)系統(tǒng)(1)

三■存儲(chǔ)器的層次結(jié)構(gòu)

?局部性原理

(PrincipleofLocality)

■時(shí)間局部性

(SpatialLocality)

-空間局部性

(TemporalLocality)

存儲(chǔ)系統(tǒng)(2)

■基本概念

■命中率(HitRate)

■失配率(MissRate)

■命中時(shí)間(HitTime)

■失配損失(MissPenalty)

■存儲(chǔ)器設(shè)計(jì)目標(biāo)

-降低平均訪問(wèn)時(shí)間，而不是單單提高命中率

-平均訪問(wèn)時(shí)間=命中時(shí)間+失配時(shí)間x失配率

■層次化存儲(chǔ)體系必須解決的問(wèn)題

-定位問(wèn)題

-替換問(wèn)題

-更新問(wèn)題

'存儲(chǔ)系統(tǒng)(3)

R-高速緩沖存儲(chǔ)器(Cache)

■通常由兩部分組成：塊表和快速存儲(chǔ)器

■兩級(jí)Cache：內(nèi)部Cache和外部Cache

■Cache中的地址映象和變換

■直接映象

-全關(guān)聯(lián)映象

■組關(guān)聯(lián)映象

、存儲(chǔ)系統(tǒng)(4)

■■直接映象

主存

Caclie塊0

（Directmapped）塊。一塊1

???

塊1

二塊2c-1

1塊/—1塊2c

C塊2C+1

j=imod2?■?

塊2-2。一1

???

塊（2T-1）X2C

塊（2f）X2C+1

塊2X2J

直接映象

存儲(chǔ)系統(tǒng)（5）

■全關(guān)聯(lián)映象(FullAssociative)

主存

全關(guān)聯(lián)映象

存儲(chǔ)系統(tǒng)(6)

U■組關(guān)聯(lián)映象(SetAssociative)

「-若每組中有n行，則稱之為n路組關(guān)聯(lián)映象

■直接映象就是1路組關(guān)聯(lián)，全關(guān)聯(lián)映象就是M(=2C)路組

關(guān)聯(lián)主存

、存儲(chǔ)系統(tǒng)(7)

■.替換策略

算法思想優(yōu)點(diǎn)缺點(diǎn)

沒(méi)有利用上層存儲(chǔ)器使用

隨機(jī)算法用軟的或硬的隨機(jī)數(shù)產(chǎn)生器

簡(jiǎn)單、易于實(shí)現(xiàn)的"歷史信息"，沒(méi)有反映等

(RAND)產(chǎn)生上層中要被替換的頁(yè)號(hào)

程序局部性，命中率低

不能正確反映程序局部性

先進(jìn)先出選擇最早裝入上層的頁(yè)作為實(shí)現(xiàn)方便，利用了主存歷史原理，命中率不高，可能出

(FIFO)被替換的頁(yè)的信息

現(xiàn)異?，F(xiàn)象

近期最少比較正確反映程序局部性，

選擇近期最少訪問(wèn)的頁(yè)作為

使用法利用訪存的歷史信息，命中實(shí)現(xiàn)較復(fù)雜

被替換的頁(yè)

(LRU)率較高

最優(yōu)算法命中率最高，可作為衡量其不現(xiàn)實(shí)，因?yàn)椴豢赡苤牢?/p>

將未來(lái)近期不用的頁(yè)換出去

(OPT)他替換算法的標(biāo)準(zhǔn)來(lái)的需求

存儲(chǔ)系統(tǒng)(8)

-替換算法比較

45325

232

塊號(hào)---

444222

--3

上33333

OPT55-55

Z]5

FF

--223333

222

上3--555555

LRU55

工V14d222

F_FFF

上

FIFO

替換算法比較(F代表發(fā)生失配)

存儲(chǔ)系統(tǒng)(9)

■■更新策略

更新策略思想優(yōu)點(diǎn)缺點(diǎn)

是指在CPU執(zhí)行寫(xiě)操作時(shí)，信息只寫(xiě)入有利于省去許多需設(shè)修改位對(duì)是否

回寫(xiě)Cache中，僅當(dāng)需要替換時(shí)，才將改寫(xiě)過(guò)的將中間結(jié)果寫(xiě)入有更改進(jìn)行標(biāo)記，增