異步時序電路

數(shù)字邏輯基礎第五章異步時序電路異步時序電路的分類基本型異步時序電路沒有觸發(fā)器，依靠電路反饋記憶狀態(tài)，輸入信號為電平型信號。脈沖性異步時序電路依靠觸發(fā)器記憶狀態(tài)，輸入為脈沖信號（時鐘信號），但是沒有統(tǒng)一的時鐘，并且將時鐘作為顯式的輸入對待。5.1基本型異步時序電路分析基本型異步時序電路的模型輸入變量系統(tǒng)狀態(tài)激勵狀態(tài)輸出變量系統(tǒng)總態(tài){x1,...xm,y1,...yr}基本型異步時序邏輯模型的描述基本型異步時序電路的穩(wěn)定條件是y=Y。換句話說，在系統(tǒng)達到穩(wěn)定以后，Y和y總是相同的。正因為如此，在基本型異步時序電路中不能將y和Y分別看作現(xiàn)態(tài)和次態(tài)。基本型異步時序電路分析的例子激勵狀態(tài)系統(tǒng)狀態(tài)假想的延時環(huán)節(jié)系統(tǒng)總態(tài)y1y2Y1

Y2x1x2=00x1x2=01x1x2=10x1x2=110000011011010101010110101010101111111111時的激勵函數(shù)和系統(tǒng)流程表穩(wěn)定狀態(tài)Y與y相同非穩(wěn)定狀態(tài)Y與y不同狀態(tài)轉(zhuǎn)換過程狀態(tài)轉(zhuǎn)換圖功能：類似搶答器初始總態(tài)基本型異步時序電路狀態(tài)轉(zhuǎn)換的特點假定所有輸入中每次只有一個輸入發(fā)生改變，所以沒有類似00→11的狀態(tài)轉(zhuǎn)換。輸入改變以后，到達的總態(tài)如果是不穩(wěn)定總態(tài)，則狀態(tài)轉(zhuǎn)換過程將繼續(xù)進行，直到到達穩(wěn)定總態(tài)?；拘彤惒綍r序電路分析的一般過程激勵方程輸出方程狀態(tài)流程表標出穩(wěn)定狀態(tài)狀態(tài)轉(zhuǎn)換圖或時序圖電路功能描述正確區(qū)分各變量之間的關(guān)系作狀態(tài)轉(zhuǎn)換圖要包含所有穩(wěn)定狀態(tài)和所有轉(zhuǎn)換途徑作時序圖時要考慮實際的輸入情況結(jié)合實際的輸入情況討論電路的功能另一個例子的分析電路激勵狀態(tài)輸入輸出激勵函數(shù)和狀態(tài)流程表初始狀態(tài)共有8個穩(wěn)定狀態(tài)狀態(tài)轉(zhuǎn)換圖包含所有穩(wěn)定狀態(tài)和所有轉(zhuǎn)換途徑在特定輸入條件下的時序圖在輸入x1x2=00,01,11,10,00,01,11,01,11,10,00,10,00序列下，x1x2y1y2=0000,0110,1111,1011,0000,0110,1111,0101,1101,1000,0000,1000,0000功能描述若在輸入x2為邏輯1期間，輸入x1發(fā)生0到1的變化（上升沿），則在隨后的x1第一個邏輯1期間輸出等于邏輯0，其余時間均輸出邏輯1。若輸入x2為邏輯1，則無論輸入x1如何變化，輸出總是邏輯1。

5.2基本型異步時序電路中的競爭與冒險競爭的例子發(fā)生競爭的總態(tài)轉(zhuǎn)換過程輸入序列：00→10→11→01→11總態(tài)轉(zhuǎn)換：0000→1011→1111→0110→？臨界競爭與非臨界競爭基本型異步時序電路在某個輸入作用下，從一個穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個穩(wěn)定狀態(tài)時，如果有多于一個的狀態(tài)變量需要同時發(fā)生變化，則稱電路存在競爭。如果電路最終達到的穩(wěn)定狀態(tài)依賴于狀態(tài)變量變化的次序，則稱為臨界競爭；如果最終達到的穩(wěn)定狀態(tài)相同，則稱為非臨界競爭。臨界競爭的判別在狀態(tài)轉(zhuǎn)換表中選擇一個穩(wěn)定總態(tài)，然后從這個穩(wěn)定狀態(tài)向某個相鄰列轉(zhuǎn)移?？疾煸谠摿袃?nèi)的狀態(tài)轉(zhuǎn)換過程。若此轉(zhuǎn)換過程中所有的轉(zhuǎn)換途徑都能夠到達同一個穩(wěn)定狀態(tài)，則此轉(zhuǎn)換過程不發(fā)生臨界競爭。改變輸入變量以及改變初始穩(wěn)定總態(tài)，重復上兩步的判別。直至遍歷從所有的穩(wěn)定總態(tài)出發(fā)的每種可能的轉(zhuǎn)換途徑。臨界競爭的例子1不同的轉(zhuǎn)換次序?qū)е虏煌慕Y(jié)果：臨界競爭不同的轉(zhuǎn)換次序，相同的結(jié)果：非臨界競爭臨界競爭的例子2狀態(tài)循環(huán)，無法達到最終穩(wěn)定狀態(tài)。這是一種特殊的臨界競爭臨界競爭的消除在電路中插入可控延遲元件修改狀態(tài)流程表中的非穩(wěn)定狀態(tài)，使得循環(huán)的結(jié)果到達目標狀態(tài)采用相鄰的狀態(tài)分配來消除臨界競爭增加狀態(tài)變量修改狀態(tài)流程表有臨界競爭無臨界競爭修改原則：不改變最終結(jié)果在原問題中，11是對應于10的次狀態(tài)，最終結(jié)果要求轉(zhuǎn)換到11。相鄰的狀態(tài)分配相鄰狀態(tài)：相鄰狀態(tài)分配：使每個穩(wěn)定態(tài)與它的激勵態(tài)相鄰，可以避免臨界競爭。相鄰狀態(tài)分配的例子當系統(tǒng)在狀態(tài)A發(fā)生輸入改變（00→01）時，激勵態(tài)為B，為了不發(fā)生臨界競爭，要求A與B相鄰。原始問題要求的相鄰關(guān)系相鄰編碼后的狀態(tài)流程表增加狀態(tài)變量原始問題原始問題的相鄰關(guān)系復雜，無法采用相鄰編碼達到無臨界競爭增加狀態(tài)變量后，做到相鄰編碼增加了兩個中間狀態(tài)，使得所有狀態(tài)轉(zhuǎn)換都是相鄰的5.3基本型異步時序電路設計限制與要求每次只允許一個輸入變量發(fā)生改變每次輸入發(fā)生改變后，必須等待電路穩(wěn)定后方可允許下一個輸入發(fā)生變化無冒險無臨界競爭

基本型異步時序電路設計的一般過程原始問題狀態(tài)轉(zhuǎn)換圖狀態(tài)流程表化簡狀態(tài)分配激勵函數(shù)輸出函數(shù)邏輯圖注意狀態(tài)轉(zhuǎn)換的相鄰性，使得狀態(tài)轉(zhuǎn)換不發(fā)生臨界競爭。不能存在冒險自然語言描述，也可以用波形圖或其他方式描述例設計一個異步時序電路，它有兩個輸入端x1x2，一個輸出端z。當輸入x1x2=00時，輸出z=0。若在x1由0變1時x2已經(jīng)是邏輯1，即x2在x1之前變?yōu)?，則輸出z=x1x2。若x1在x2之前變?yōu)?則輸出z=0。

狀態(tài)轉(zhuǎn)換圖與狀態(tài)流程表由于不允許同時改變兩個輸入變量，這些狀態(tài)不可能經(jīng)過化簡S0S2S1滿足最小化、覆蓋化和閉合性三個條件，從上述3個最大相容類中選擇3個子集{A,B,G}、{C}和{D,E,F}來作為化簡后的狀態(tài),記為S0、S1和S2

化簡以后的狀態(tài)流程表

狀態(tài)激勵態(tài)輸出x1x2=00x1x2=01x1x2=11x1x2=10S0S0S0S1S20S1–S0S1S21S2S0S0S2S20狀態(tài)分配

狀態(tài)y1y2激勵態(tài)Y1Y2輸出zx1x2=00x1x2=01x1x2=11x1x2=10S000000001100S101–0001111S311–––101S210000010100為了使狀態(tài)相鄰，增加過渡狀態(tài)激勵方程、輸出方程和邏輯圖5.4脈沖型異步時序電路的分析和設計脈沖型異步時序電路與同步時序電路的相同點都以觸發(fā)器作為記憶單元都具有米利與摩爾兩種模型，結(jié)構(gòu)類似脈沖型異步時序電路觸發(fā)器具有不同的時鐘時鐘信號作為輸入處理同步時序電路全部觸發(fā)器具有統(tǒng)一的時鐘時鐘信號是默認的，不作為輸入處理脈沖型異步時序電路中的時鐘時鐘信號的邏輯值在輸入信號變化的有效邊沿為1，其余為0實際的輸入信號中，只要有效邊沿符合要求，信號脈沖的寬度可以是任意值以下3組脈沖，對于上升沿觸發(fā)的觸發(fā)器而言，輸入序列相同脈沖型異步時序電路分析的例子激勵方程與輸出方程觸發(fā)器的輸入方程cp1=x，cp2=xQ1

脈沖型異步時序電路的特點狀態(tài)方程在脈沖型異步時序電路中觸發(fā)器的cp表達式中，只有當表達式右端的邏輯函數(shù)產(chǎn)生對該觸發(fā)器有效的觸發(fā)時，表達式左邊的cp

=1。狀態(tài)轉(zhuǎn)換表

Q2Q1cp2cp1Q2(n+1)Q1(n+1)I=0I=1I=0I=10000010001010011011111001111001000011010I

=1：輸入x的下降沿I=0：除了輸入x下降沿以外的所有時刻狀態(tài)轉(zhuǎn)換圖和時序圖I=1脈沖型異步時序電路的設計

原始問題分析狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換表化簡狀態(tài)分配激勵函數(shù)邏輯圖可能包含觸發(fā)器的時鐘信號的選擇自然語言描述，也可以用波形圖或其他方式描述輸出函數(shù)設計例1試用T觸發(fā)器設計滿足下列功能的脈沖型異步時序電路。電路的功能描述是：只有當輸入脈沖序列為x1→x1→x2的情況下，在輸入x2的同時輸出z；其余情況下都沒有輸出。T觸發(fā)器是指只有一個T輸入端的觸發(fā)器。該觸發(fā)器的狀態(tài)方程如下：問題分析米利模型定義系統(tǒng)狀態(tài)：狀態(tài)A：原始狀態(tài)；狀態(tài)B：已經(jīng)輸入序列為x1；狀態(tài)C：已經(jīng)輸入序列為x1→x1，在此狀態(tài)下輸入x2可以產(chǎn)生輸出。狀態(tài)轉(zhuǎn)換圖注意：由于異步時序電路限制每次只有一個輸入變量變化，所以從某狀態(tài)出發(fā)的狀態(tài)轉(zhuǎn)換線的數(shù)目與輸入變量的數(shù)目相等對比：同步時序電路一般是輸入變量的組合狀態(tài)編碼和狀態(tài)轉(zhuǎn)換表現(xiàn)態(tài)次態(tài)/輸出y1y2Y1Y2/zx1x2x1x2AB/0A/00001/000/0BC/0A/00110/000/0CC/0A/11010/000/1注意：所有輸入沒有組合狀態(tài)！激勵卡諾圖和輸出卡諾圖y1y2Y1Y2/zx1x20001/000/00110/000/01010/000/1QQn+1t000011110101狀態(tài)轉(zhuǎn)換表T觸發(fā)器的激勵表激勵卡諾圖輸出卡諾圖注意：所有輸入沒有組合狀態(tài)，卡諾圈不能將不同的輸入圈在一起！激勵函數(shù)、輸出函數(shù)和邏輯圖

設計例2：異步計數(shù)器試用JK觸發(fā)器設計一個12進制異步加法計數(shù)器

問題分析計數(shù)器類問題具有固定的時序，所以用時序圖分析比較容易狀態(tài)轉(zhuǎn)換表狀態(tài)y3y2y1y0Y3Y2Y1Y0S000000001S100010010S200100011S300110100S401000101S501010110S601100111S701111000S810001001S910011010S1010101011S1110110000電路結(jié)構(gòu)輸出變量輸入變量問題：每個觸發(fā)器的時鐘、激勵如何獲得？觸發(fā)器0觸發(fā)器1觸發(fā)器2觸發(fā)器3時鐘的選擇原則1、在觸發(fā)器的狀態(tài)發(fā)生改變時必須有時鐘信號，并且該時鐘信號具有相同的極性（即都是正跳變或者都是負跳變）。2、在觸發(fā)器不發(fā)生狀態(tài)改變時的時鐘信號越少越好。以y3為例，cp3必須在這兩個時刻出現(xiàn)，必須具有相同的極性，且越少越好。所以選

y1作為cp3。本例時鐘的選擇cp0=x,cp1

=

y0,cp2=y1,

cp0=y1