電子技術(shù)基礎(chǔ)項目化教程課件 項目七 組合邏輯電路的設(shè)計 7.2.4 組合邏輯電路中的競爭冒險

7.2相關(guān)知識7.2.4組合邏輯電路中的競爭冒險下頁上頁首頁7.2.4組合邏輯電路中的競爭冒險

1.產(chǎn)生競爭冒險的原因在圖7-10（a）所示組合電路中，當忽略門電路D1的延遲時間對電路產(chǎn)生的影響時，由于加在D2的輸入信號為互補信號，所以，Y始終為“0”電平。但任何一個門電路對信號傳輸都有一定的延遲時間，信號從輸入到輸出的過程中，由于不同途徑上的門的級數(shù)不同，或者每個門平均傳輸時間的差異，可能會產(chǎn)生邏輯錯誤。下頁上頁首頁例如圖中由于D1的延遲，A和兩個信號到達D2輸入端的時間不同，的下降治安滯后A的上升治有一定時間，在很短的時間內(nèi)，D2輸出為高電平（干撓脈沖）如圖7-10（b）圖所示。按照邏輯要求這個干撓脈沖是不應(yīng)該出現(xiàn)的。由于干撓脈沖，很可能使負載電路發(fā)生錯誤動作，這種現(xiàn)象被稱為競爭冒險。到達D2的兩個輸入信號有先有后的現(xiàn)象稱為競爭，由此產(chǎn)生的干撓脈沖的現(xiàn)象被稱為冒險。下頁上頁首頁2.競爭與冒險的識別（1）代數(shù)法當函數(shù)表達式在一定條件下可以簡化成

或

的形式時，X的變化可能引起冒險現(xiàn)象。

例7-6試判斷如圖7-11所示電路是否存在競爭冒險。已知輸入變量每次只有一個改變狀態(tài)。圖7-11下頁上頁首頁解：在圖7-11(a)電路中，當B=C=1時，輸出邏輯函數(shù)式為:

所以圖7-11(a)電路中存在競爭冒險。在圖7-11(b)電路中，當A=C=0時，輸出邏輯函數(shù)式為:所以圖7-11(b)電路中存在競爭冒險。下頁上頁首頁（2）用卡諾圖法判斷如果兩卡諾圈相切，而相切處又未被其它卡諾圈包圍，則可能發(fā)生冒險現(xiàn)象。如圖7-11所示電路，其卡諾圖示于圖7-12(a)，該圖上兩卡諾圈相切，當輸入變量ABC由111變?yōu)?10時，Y從一個卡諾圈進入另一個卡諾圈，若把圈外函數(shù)值視為0，則函數(shù)值可能按1-0-1變化，從而出現(xiàn)毛刺。

圖7-12卡諾圖法判斷下頁上頁首頁（3）實驗法兩個以上的輸入變量同時變化引起的功能冒險難以用上述方法判斷。因而發(fā)現(xiàn)冒險現(xiàn)象最有效的方法是實驗。利用示波器仔細觀察在輸入信號各種變化情況下的輸出信號，發(fā)現(xiàn)毛刺則分析原因并加以消除，這是經(jīng)常采用的辦法。

下頁上頁首頁3.消除競爭冒險的方法（1）增加冗余項法例如給定邏輯函數(shù)是:畫出邏輯圖如圖7-13所示，當B=C=1時，若A從1變?yōu)?（或從0變?yōu)?），則在D4的輸入端發(fā)生競爭現(xiàn)象。圖7-13消除增加冗余項競爭冒險下頁上頁首頁如果對函數(shù)式進行修改，在式中增加一個乘積項BC（冗余項），即

，其邏輯功能仍不變，但電路中多了一個D5門，如圖7-13所示。當A改變狀態(tài)時，由于D5門輸出的低電平封鎖了D4門，故不產(chǎn)生競爭冒險。下頁上頁首頁（2）引入封鎖脈沖為了消除因競爭產(chǎn)生的干擾脈沖，可以引入一個負脈沖，在輸入信號發(fā)生競爭的時間內(nèi)，把可能產(chǎn)生干擾脈沖的門鎖住，如圖7-14（a）中P1負脈沖。P1寬度應(yīng)大于電路狀態(tài)的過渡時間△t，如圖7-14（b）所示。

圖7-14消除競爭冒險的方法（3）輸出端接入濾波電容電容對干擾脈沖起到平波作用，使輸出端不出現(xiàn)邏輯錯誤，如圖7-14（a）中Cf，電容對于很窄的干擾脈沖起