第1講-半導(dǎo)體器件(IC)制作工藝簡介

半導(dǎo)體器件（IC）制作工藝簡介目錄1.圖形轉(zhuǎn)換（光刻與刻蝕工藝）2.氧化工藝3.摻雜工藝（擴散與離子注入）4.制膜（制作各種材料的薄膜）5.接觸與互連6.集成電路封裝7.集成電路工藝小結(jié)1硅片制備（切、磨、拋）*圓片（Wafer）尺寸與襯底厚度：3—0.4mm5—0.625mm4—0.525mm6—0.75mm

硅片的大部分用于機械支撐。2ProcessFlowofAnnealedWaferCrystalGrowthSlicingGraphiteHeaterSiMeltSiCrystalPolishingWaferingHighTemp.AnnealingFurnaceAnnealedWaferDefectFreeSurfacebyAnnealing(SurfaceImprovement）SurfaceDefectMapPolishedWafer3前部工序的主要工藝晶圓處理制程（WaferFabrication；簡稱WaferFab）

1.

圖形轉(zhuǎn)換：將設(shè)計在掩膜版(類似于照相底片)上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上

2.摻雜：根據(jù)設(shè)計的需要，將各種雜質(zhì)摻雜在需要的位置上，形成晶體管、接觸等

3.制膜：制作各種材料的薄膜4集成電路工藝圖形轉(zhuǎn)換：光刻：接觸光刻、接近光刻、投影光刻、電子束光刻刻蝕：干法刻蝕、濕法刻蝕摻雜：離子注入退火擴散制膜：氧化：干氧氧化、濕氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸發(fā)、濺射5

三、后部封裝（在另外廠房）（1）背面減?。?）劃片、掰片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）封裝（8）沾錫：保證管腳的電學(xué)接觸（9）老化（10）成測（11）打字、包裝67

設(shè)計與工藝制造之間的接口是版圖。什么是版圖？它是一組相互套合的圖形，各層版圖相應(yīng)于不同的工藝步驟，每一層版圖用不同的圖案來表示。版圖與所采用的制備工藝緊密相關(guān)。在計算機及其VLSI設(shè)計系統(tǒng)上設(shè)計完成的集成電路版圖還只是一些圖像或(和)數(shù)據(jù)，在將設(shè)計結(jié)果送到工藝線上實驗時，還必須經(jīng)過一個重要的中間環(huán)節(jié)：制版。所以，在介紹基本的集成電路加工工藝之前，先簡要地介紹集成電路加工的掩模(Masks)及其制造。通常我們看到的器件版圖是一組復(fù)合圖，這個復(fù)合圖實際上是由若干個分層圖形疊合而成，這個過程和印刷技術(shù)中的套印技術(shù)非常相像。版圖與制版8

制版的目的就是產(chǎn)生一套分層的版圖掩模，為將來進行圖形轉(zhuǎn)移，即將設(shè)計的版圖轉(zhuǎn)移到硅片上去做準備。

制版是通過圖形發(fā)生器完成圖形的縮小和重復(fù)。在設(shè)計完成集成電路的版圖以后，設(shè)計者得到的是一組標準的制版數(shù)據(jù)，將這組數(shù)據(jù)傳送給圖形發(fā)生器(一種制版設(shè)備)，圖形發(fā)生器（PG-patterngenerator）根據(jù)數(shù)據(jù)，將設(shè)計的版圖結(jié)果分層的轉(zhuǎn)移到掩模版上(掩模版為涂有感光材料的優(yōu)質(zhì)玻璃板)，這個過程叫初縮。9人工設(shè)計和繪制版圖，有利于充分利用芯片面積，并能滿足多種電路性能要求。但是效率低、周期長、容易出錯，特別是不能設(shè)計規(guī)模很大的電路版圖。因此，該方法多用于隨機格式的、產(chǎn)量較大的MSI和LSI或單元庫的建立。(DRC-設(shè)計規(guī)則撿查)10

在獲得分層的初縮版后，再通過分步重復(fù)技術(shù)，在最終的掩模版上產(chǎn)生具有一定行數(shù)和列數(shù)的重復(fù)圖形陣列，這樣，在將來制作的每一個硅圓片(Wafer)上將有若干個集成電路芯片。通過這樣的制版過程，就產(chǎn)生了若干塊的集成電路分層掩模版。通常，一套掩模版有十幾塊分層掩模版。集成電路的加工過程的復(fù)雜程度和制作周期在很大程度上與掩模版的多少有關(guān)。集成電路的加工工藝過程是由若干單項加工工藝組合而成。下面將分別介紹這些單項加工工藝。11

1.圖形轉(zhuǎn)換（光刻與刻蝕工藝）

光刻是加工集成電路微圖形結(jié)構(gòu)的關(guān)鍵工藝技術(shù)，通常，光刻次數(shù)越多，就意味著工藝越復(fù)雜。另—方面，光刻所能加工的線條越細，意味著工藝線水平越高。光刻工藝是完成在整個硅片上進行開窗的工作。光刻技術(shù)類似于照片的印相技術(shù)，所不同的是，相紙上有感光材料，而硅片上的感光材料--光刻膠是通過旋涂技術(shù)在工藝中后加工的。光刻掩模相當于照相底片，一定的波長的光線通過這個“底片”，在光刻膠上形成與掩模版（光罩）圖形相反的感光區(qū)，然后進行顯影、定影、堅膜等步驟，在光刻膠膜上有的區(qū)域被溶解掉，有的區(qū)域保留下來，形成了版圖圖形。12

光刻是集成電路制造過程中最復(fù)雜和最關(guān)鍵的工藝之一。光刻工藝利用光敏的抗蝕涂層(光刻膠)發(fā)生光化學(xué)反應(yīng)，結(jié)合刻蝕的方法把掩膜版圖形復(fù)制到圓硅片上，為后序的摻雜、薄膜等工藝做好準備。在芯片的制造過程中，會多次反復(fù)使用光刻工藝?，F(xiàn)在，為了制造電子器件要采用多達24次光刻和多于250次的單獨工藝步驟，使得芯片生產(chǎn)時間長達一個月之久。目前光刻已占到總的制造成本的1/3以上，并且還在繼續(xù)提高。13141.光刻膠的涂覆2.前烘3.曝光4.顯影5.后烘6.腐蝕7.光刻膠的去除顯影液二氧化硅膜硅片正性光刻膠光掩膜1516

光刻

(Photolithography&Etching)

過程如下：1．涂光刻膠2.前烘3．掩膜對準4．曝光5．顯影6．刻蝕：采用干法刻蝕（DryEtching）7．去膠：化學(xué)方法及干法去膠

(1)丙酮中，然后用無水乙醇

(2)發(fā)煙硝酸

(3)等離子體的干法刻蝕技術(shù)17光刻三要素：光刻膠、掩膜版和光刻機光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體光刻膠受到特定波長光線的作用后，導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變正膠：分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠負膠：分辨率差，適于加工線寬≥3

m的線條18正膠：曝光后可溶負膠：曝光后不可溶負膠19

光致抗蝕劑材料1、負性光致抗蝕劑主要有聚肉桂酸系（聚酯膠）和環(huán)化橡膠系兩大類，前者以柯達公司的KPR為代表，后者以O(shè)MR系列為代表。2、正性光致抗蝕劑主要由疊氮醌化合物構(gòu)成。最常用的有

AZ–1350系列。同電子束抗蝕劑類似，正膠的主要優(yōu)點是分辨率高，缺點是靈敏度、耐刻蝕性和附著性等較差。

20幾種常見的光刻方法接觸式光刻、接近式曝光、投影式曝光21

接觸與接近式光學(xué)曝光技術(shù)(1).接觸式光學(xué)曝光技術(shù)SiMaskP.R.SiO2優(yōu)點：設(shè)備簡單，分辨率高（約1μm）。

缺點：掩模壽命短（10~20次），硅片上圖形缺陷多，光刻成品率低。22

(2).接近式光學(xué)曝光技術(shù)d=10~25μm

優(yōu)點：掩模壽命長（可提高10倍以上），圖形缺陷少。缺點：衍射效應(yīng)使分辨率下降。最小可分辨的線寬為：當時，~~Si23

(3).縮小投影曝光技術(shù)光源透鏡透鏡掩模硅片隨著線寬的減小和晶片直徑的增大，分辨率與焦深的矛盾越來越嚴重。為解決這一問題，人們開發(fā)出了：1、掃描投影曝光機（Scanner）2、分步重復(fù)縮小投影曝光機（DirectSteponTheWafer,簡稱為DSW，或Stepper）目前幾乎所有的工藝線均采用Stepper24優(yōu)點：1、掩模壽命長。2、可以在不十分平整的大晶片上獲得高分辨率的圖形。3、由于掩模尺寸遠大于芯片尺寸，使掩模制造簡單，可減少掩模上的缺陷對芯片成品率的影響。缺點：1、設(shè)備復(fù)雜、昂貴。2、曝光效率低。當芯片尺寸繼續(xù)增大時，例如4GDRAM的面積已達32×32mm2，線寬為0.13μm，已達到視場的極限。為此又出現(xiàn)了步進掃描投影曝光機，當然設(shè)備就更加復(fù)雜和昂貴了。25

各種光源的比較：光譜波長（nm)曝光方式抗蝕劑掩模材料分辨率紫外光UV365~436各種有掩模方式光致玻璃/Cr0.5μm深紫外光DUV193~248各種有掩模方式電子石英/Cr、Al0.2μm極紫外光EUV

10~15縮小全反射電子多涂層反射層/金屬吸收層0.1μm

X射線

0.2~4接近電子Si、Si3N4、Al2O3/Au、Pt、Os等0.1μm26

光學(xué)曝光的各種曝光方式及其利弊接觸式非接觸式優(yōu)點：設(shè)備簡單，分辨率較高。缺點：掩模版與晶片易損傷，成品率低。接近式優(yōu)點：掩模版壽命長，成本低。缺點：衍射效應(yīng)嚴重，影響分辨率。投影式全反射折射優(yōu)點：無像差，無駐波效應(yīng)影響。缺點：光學(xué)系統(tǒng)復(fù)雜，對準困難。優(yōu)點：對片子平整度要求低，可采用較大孔徑的透鏡以提高分辨率，掩模制造方便。缺點：設(shè)備昂貴，曝光效率低。27

各種獲得抗蝕劑圖形的途徑：電、離子束圖形發(fā)生器光學(xué)圖形發(fā)生器電、離子束曝光系統(tǒng)掩模圖形的產(chǎn)生光學(xué)復(fù)制用的掩模高分辨率用的掩模直接描畫式曝光用于接觸、接近式曝光、投影式曝光，生產(chǎn)周期短，缺陷密度低。用于深紫外光、極紫外光、X射線、電子束投影、離子束投影等的曝光，適宜于大批量生產(chǎn)。用于電、離子束掃描曝光，適宜于試驗性器件、要求分辨率特別高的器件、少量生產(chǎn)的器件。CAD28

圖形刻蝕技術(shù)（EtchingTechnology)

雖然，光刻和刻蝕是兩個不同的加工工藝，但因為這兩個工藝只有連續(xù)進行，才能完成真正意義上的圖形轉(zhuǎn)移。在工藝線上，這兩個工藝是放在同一工序，因此，有時也將這兩個工藝步驟統(tǒng)稱為光刻。

濕法刻蝕：利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進行刻蝕的方法。干法刻蝕：主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基(處于激發(fā)態(tài)的分子、原子及各種原子基團等)與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達到刻蝕的目的。29

濕法刻蝕是將刻蝕材料浸泡在腐蝕液內(nèi)進行腐蝕的技術(shù)。它是一種純化學(xué)刻蝕，具有優(yōu)良的選擇性，它刻蝕完當前薄膜就會停止，而不會損壞下面一層其他材料的薄膜。在硅片表面清洗及圖形轉(zhuǎn)換中，濕法刻蝕一直沿用至20世紀70年代中期，即一直到特征尺寸開始接近膜厚時。因為所有的半導(dǎo)體濕法刻蝕都具有各向同性，所以無論是氧化層還是金屬層的刻蝕，橫向刻蝕的寬度都接近于垂直刻蝕的深度。此外，濕法刻蝕還受更換槽內(nèi)腐蝕液而必須停機的影響。目前，濕法工藝一般被用于工藝流程前面的硅片準備階段和清洗階段。而在圖形轉(zhuǎn)換中，干法刻蝕已占據(jù)主導(dǎo)地位。30優(yōu)點：1、應(yīng)用范圍廣，適用于幾乎所有材料。

2、選擇性強，易于光刻膠的掩蔽和刻蝕終點的控制。

3、簡單易行，成本低，適宜于大批量加工。缺點：1、一般為各向同性腐蝕，容易出現(xiàn)側(cè)向鉆蝕。

2、由于液體存在表面張力，不適宜于腐蝕極細的線條。

3、化學(xué)反應(yīng)時往往伴隨放熱與放氣，導(dǎo)致腐蝕不均勻。濕法化學(xué)刻蝕

31刻蝕轉(zhuǎn)移圖形的三種常見情況

32

常用腐蝕液舉例1、SiO2

腐蝕液：BHF:28mlHF（腐蝕劑)+170mlH2O+113gNH4F（緩沖劑）2、Si腐蝕液：

Dashetch:1mlHF+3mlHNO3+10mlCH3COOH（冰醋酸）

Sirtletch:50mlHF+50gCrO3+100mlH2O（顯示微缺陷）3、Si3N4

腐蝕液：H3PO4(180oC)4、采用SiO2層做為掩膜，利用KOH的水溶液與異丙醇（IPA）相混合對（100）晶向的硅表面進行腐蝕，可以得到V形的溝糟。5、Al腐蝕液：4mlH3PO4+1mlHNO3+4mlCH3COOH+1mlH2O，（35nm/min）33常見濕法蝕

刻

技

術(shù)

腐蝕液被腐蝕物H3PO4(85%):HNO3(65%):CH3COOH(100%):H2O:NH4F(40%）=76：3：15：5：0.01AlNH4(40%):HF(40%)=7:1SiO2,PSGH3PO4(85%)Si3N4HF(49%):HNO3(65%):CH3COOH(100%)=2:15:5SiKOH(3%~50%)各向異向SiNH4OH:H2O2(30%):H2O=1:1:5HF(49%):H2O=1:100Ti,CoHF(49%):NH4F(40%)=1:10TiSi234一般清洗技術(shù)工藝清潔源容器清潔效果剝離光刻膠氧等離子體平板反應(yīng)器刻蝕膠去聚合物H2SO4:H2O=6:1溶液槽除去有機物去自然氧化層HF:H2O<1:50溶液槽產(chǎn)生無氧表面旋轉(zhuǎn)甩干氮氣甩干機無任何殘留物RCA1#(堿性)NH4OH:H2O2:H2O=1:1:1.5溶液槽除去表面顆粒RCA2#(酸性)HCl:H2O2:H2O=1:1:5溶液槽除去重金屬粒子DI清洗去離子水溶液槽除去清洗溶劑35

干法刻蝕是用等離子體進行薄膜刻蝕的技術(shù)。它是硅片表面物理和化學(xué)兩種過程平衡的結(jié)果。在半導(dǎo)體刻蝕工藝中，存在著兩個極端：離子銑是一種純物理刻蝕，可以做到各向異性刻蝕，但不能進行選擇性刻蝕；而濕法刻蝕如前面所述則恰恰相反。人們對這兩種極端過程進行折中，得到目前廣泛應(yīng)用的一些干法刻蝕技術(shù)。例如；反應(yīng)離子刻蝕(RIE--ReactiveIonEtching)和高密度等離子體刻蝕(HDP)。這些工藝都具有各向異性刻蝕和選擇性刻蝕的特點。反應(yīng)離子刻蝕通過活性離子對襯底的物理轟擊和化學(xué)反應(yīng)雙重作用刻蝕。具有濺射刻蝕和等離子刻蝕兩者的優(yōu)點，同時兼有各向異性和選擇性好的優(yōu)點。目前，RIE已成為VLSI工藝中應(yīng)用最廣泛的主流刻蝕技術(shù)。36

干法刻蝕借助等離子體中，產(chǎn)生的粒子轟擊刻蝕區(qū)，是各向異性的刻蝕技術(shù)，即在被刻蝕的區(qū)域內(nèi)，各個方向上的刻蝕速度不相同。濕法刻蝕是各向同性的刻蝕方法，利用化學(xué)反應(yīng)過程去除待刻蝕區(qū)域的薄膜材料。通常，氮化硅、多晶硅、金屬以及合金材料采用干法刻蝕技術(shù)，二氧化硅采用濕法刻蝕技術(shù)，有時金屬鋁也采用濕法刻蝕技術(shù)。通過刻蝕，或者是形成了圖形線條，如多晶硅條、鋁條等，或者是裸露了硅本體，為將來的選擇摻雜確定了摻雜的窗口。37光罩/光刻掩膜版檢測

光罩是高精密度的石英平板，是用來制作晶圓上電子電路圖像，以利集成電路的制作。光罩必須是完美無缺，才能呈現(xiàn)完整的電路圖像，否則不完整的圖像會被復(fù)制到晶圓上。光罩檢測機臺則是結(jié)合影像掃描技術(shù)與先進的影像處理技術(shù)，捕捉圖像上的缺失。

當晶圓從一個制程往下個制程進行時，圖案晶圓檢測系統(tǒng)可用來檢測出晶圓上是否有瑕疵包括有微塵粒子、斷線、短路、以及其它各式各樣的問題。此外，對已印有電路圖案的圖案晶圓成品而言，則需要進行深亞微米范圍之瑕疵檢測。

一般來說，圖案晶圓檢測系統(tǒng)系以白光或雷射光來照射晶圓表面。再由一或多組偵測器接收自晶圓表面繞射出來的光線，并將該影像交由高功能軟件進行底層圖案消除，以辨識并發(fā)現(xiàn)瑕疵。

38

2.氧化工藝

氧化：制備SiO2層

SiO2的性質(zhì)及其作用

SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)39氧化硅層的主要作用

1.

在MOS電路中作為MOS器件的絕緣柵介質(zhì)，器件的組成部分

2.擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層

3.作為集成電路的隔離介質(zhì)材料

4.作為電容器的絕緣介質(zhì)材料

5.作為多層金屬互連層之間的介質(zhì)材料

6.作為對器件和電路進行鈍化的鈍化層材料40SiO2的制備方法

熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧－濕氧－干氧(簡稱干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法41進行干氧和濕氧氧化的氧化爐示意圖42

3.摻雜工藝（擴散與離子注入）

通過摻雜可以在硅襯底上形成不同類型的半導(dǎo)體區(qū)域，構(gòu)成各種器件結(jié)構(gòu)。摻雜工藝的基本思想就是通過某種技術(shù)措施，將一定濃度的Ⅲ價元素，如硼，或Ⅴ價元素，如磷、砷等摻入半導(dǎo)體襯底。43摻雜：將需要的雜質(zhì)摻入特定的半導(dǎo)體區(qū)域中，以達到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、歐姆接觸磷(P)、砷(As)—N型硅硼(B)—P型硅摻雜工藝：擴散、離子注入44擴散替位式擴散：雜質(zhì)離子占據(jù)硅原子的位：Ⅲ、Ⅴ族元素一般要在很高的溫度(950～1280℃)下進行，橫向擴散嚴重。但對設(shè)備的要求相對較低。磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質(zhì)擴散的掩蔽層間隙式擴散：雜質(zhì)離子位于晶格間隙：Na、K、Fe、Cu、Au等元素擴散系數(shù)要比替位式擴散大6～7個數(shù)量級（絕對不許用手摸硅片—防止Na+沾污。）45

例如，在N型襯底上摻硼，可以使原先的N型襯底電子濃度變小，或使N型襯底改變成P型；如在N型襯底表面摻磷，可以提高襯底的表面雜質(zhì)濃度。摻雜分為熱擴散法摻雜和離子注入法摻雜。由光刻工藝(刻蝕)為摻雜確定摻雜的區(qū)域，在需要摻雜處(即摻雜窗口)裸露出硅襯底，非摻雜區(qū)則用一定厚度的二氧化硅或者氮化硅等薄膜材料進行屏蔽。離子注入則常采用一定厚度的二氧化硅、光刻膠或這兩層材料同時作為摻雜屏蔽。46

對P型襯底，如果將一定濃度的Ⅴ價元素摻入，將使原先的P型襯底空穴濃度變低，或使P型襯底改變?yōu)镹型。同樣的，如果在P型襯底表面摻硼，將提高P型襯底的表面濃度。所謂熱擴散摻雜就是利用原子在高溫下的擴散運動，使雜質(zhì)原子從濃度很高的雜質(zhì)源向硅中擴散并形成一定的分布。熱擴散通常分兩個步驟進行：預(yù)淀積和再分布。預(yù)淀積是在高溫下，利用雜質(zhì)源，如硼源、磷源等，對硅片上的摻雜窗口進行擴散，在窗口處形成一層較薄但具有較高濃度的雜質(zhì)層。這是一種恒定表面源的擴散過程。47

再分布是利用預(yù)淀積所形成的表面雜質(zhì)層做雜質(zhì)源，在高溫下將這層雜質(zhì)向硅體內(nèi)擴散的過程。通常再分布的時間較長，通過再分布，可以在硅襯底上形成一定的雜質(zhì)分布和結(jié)深。再分布是限定表面源擴散過程。

48

雜質(zhì)橫向擴散示意圖柱面平面球面xJxJScSc橫向擴展寬度=0.8xj立體圖剖面圖49鉑固態(tài)源擴散：如B2O3、P2O5、BN等50

利用液態(tài)源進行擴散的裝置示意圖51離子注入離子注入是另一種摻雜技術(shù)，離子注入摻雜也分為兩個步驟：離子注入和退火再分布。離子注入是通過高能離子束轟擊硅片表面，在摻雜窗口處，雜質(zhì)離子被注入硅本體，在其他部位，雜質(zhì)離子被硅表面的保護層屏蔽，完成選擇摻雜的過程。進入硅中的雜質(zhì)離子在一定的位置形成一定的分布。通常，離子注入的深度(平均射程)較淺且濃度較大，必須重新使它們再分布。摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目(劑量)決定。52

同時，由于高能粒子的撞擊，導(dǎo)致硅結(jié)構(gòu)的晶格發(fā)生損傷。為恢復(fù)晶格損傷，在離子注入后要進行退火處理，根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度在450℃~950℃之間，摻雜濃度大則退火溫度高，反之則低。在退火的同時，摻入的雜質(zhì)同時向硅體內(nèi)進行再分布，如果需要，還要進行后續(xù)的高溫處理以獲得所需的結(jié)深和分布。離子注入技術(shù)以其摻雜濃度控制精確、位置準確等優(yōu)點，正在取代熱擴散摻雜技術(shù)，成為VLSI工藝流程中摻雜的主要技術(shù)。53

離子注入的優(yōu)點：摻雜的均勻性好溫度低：可小于600℃

可以精確控制雜質(zhì)分布可以注入各種各樣的元素橫向擴展比擴散要小得多可以對化合物半導(dǎo)體進行摻雜54離子注入系統(tǒng)的原理示意圖55離子注入技術(shù)在IC制造中的應(yīng)用

隨著離子注入技術(shù)的發(fā)展，它的應(yīng)用也越來越廣泛，尤其是在集成電路中的應(yīng)用發(fā)展最快。由于離子注入技術(shù)具有很好可控性和重復(fù)性，這樣設(shè)計者就可根據(jù)電路或器件參數(shù)的要求，設(shè)計出理想的雜質(zhì)分布，并用離子注入技術(shù)實現(xiàn)這種分布。離子注入技術(shù)在IC制造中的應(yīng)用

1)對MOS晶體管閾值電壓的控制

2)自對準金屬柵結(jié)構(gòu)

3)離子注入在CMOS結(jié)構(gòu)中的應(yīng)用5657退火退火：也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進行的熱處理過程都可以稱為退火。根據(jù)注入的雜質(zhì)數(shù)量不同，退火溫度一般在450~950℃之間。

激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到激活雜質(zhì)的作用消除損傷退火方式：爐退火，可能產(chǎn)生橫向擴散！快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源(如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等)58

4.制膜

（制作各種材料的薄膜）氧化：制備SiO2層SiO2的性質(zhì)及其作用SiO2是一種十分理想的電絕緣材料，它的化學(xué)性質(zhì)非常穩(wěn)定，室溫下它只與氫氟酸發(fā)生化學(xué)反應(yīng)59二氧化硅層的主要作用

①在MOS電路中作為MOS器件的絕緣柵介質(zhì)，是MOS器件的組成部分

②擴散時的掩蔽層，離子注入的(有時與光刻膠、Si3N4層一起使用)阻擋層

③作為集成電路的隔離介質(zhì)材料

④作為電容器的絕緣介質(zhì)材料

⑤作為多層金屬互連層之間的介質(zhì)材料

⑥作為對器件和電路進行鈍化的鈍化層材料60氧化及熱處理硅氧化成二氧化硅工藝是集成電路工藝的又一個重要的工藝步驟。氧化工藝之所以重要是因為在集成電路的選擇摻雜工藝中，二氧化硅層是摻雜的主要屏蔽層，同時由于二氧化硅是絕緣體，所以，它又是引線與襯底，引線與引線之間的絕緣層。氧化工藝是將硅片置于通有氧氣氣氛的高溫環(huán)境內(nèi)，通過到達硅表面的氧原子與硅的作用形成二氧化硅。61改進的氧化爐62

在表面已有了二氧化硅后，由于這層已生成的二氧化硅對氧的阻礙，氧化的速度是逐漸降低的。由于硅和二氧化硅的晶格尺寸的差異，每生長1μm的二氧化硅，約需消耗0.44μm的硅。氧化工藝是一種熱處理工藝。在集成電路制造技術(shù)中，熱處理工藝除了氧化工藝外，還包括前面介紹的退火工藝、再分布工藝，以及回流工藝等?；亓鞴に囀抢脫搅椎亩趸柙诟邷叵乱琢鲃拥奶匦?，來減緩芯片表面的臺階陡度，減小金屬引線的斷條情況。63SiO2的制備方法熱氧化法干氧氧化水蒸汽氧化濕氧氧化干氧－濕氧－干氧(簡稱干濕干)氧化法氫氧合成氧化化學(xué)氣相淀積法熱分解淀積法濺射法64進行干氧和濕氧氧化的氧化爐示意圖65

干法氧化通常用來形成柵極二氧化硅膜，要求薄、界面能級和固定電荷密度低的薄膜。干法氧化成膜速度慢于濕法。濕法氧化通常用來形成作為器件隔離用的比較厚的二氧化硅膜。當SiO2膜較薄時，膜厚與時間成正比。SiO2膜變厚時，膜厚與時間的平方根成正比。因而，要形成較

厚的SiO2膜，需要較長的氧化時間。SiO2膜形成的速度取決于經(jīng)擴散穿過SiO2膜到達硅表面的O2及OH基等氧化劑的數(shù)量的多少。濕法氧化時，因OH基在SiO2膜中的擴散系數(shù)比O2的大。氧化反應(yīng)時，Si

表面向深層移動，距離為SiO2膜厚的0.44倍。因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。SiO2膜為透明，通過光干涉來估計膜的厚度。這種干涉色的周期約為200nm，如果預(yù)告知道是幾次干涉，就能正確估計。66CVD與PVD

化學(xué)氣相淀積(ChemicalVaporDeposition)是通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程

CVD技術(shù)特點：具有淀積溫度低、薄膜成分和厚度易于控制、均勻性和重復(fù)性好、臺階覆蓋優(yōu)良、適用范圍廣、設(shè)備簡單等一系列優(yōu)點CVD方法幾乎可以淀積集成電路工藝中所需要的各種薄膜，例如摻雜或不摻雜的SiO2、多晶硅、非晶硅、氮化硅、金屬(鎢、鉬)等67常用的CVD技術(shù)有：(1)常壓化學(xué)氣相淀積（APCVD）；(2)低壓化學(xué)氣相淀積（LPCVD）；(3)等離子增強化學(xué)氣相淀積（PECVD）較為常見的CVD薄膜包括有：

二氧化硅（通常直接稱為氧化層）

氮化硅

多晶硅

難熔金屬與這類金屬之其硅化物68常壓化學(xué)汽相淀積(NPCVD)

(Normal

Pressure

CVD)常壓化學(xué)氣相淀積(APCVD/NPCVD)是指在大氣壓下進行的一種化學(xué)氣相淀積的方法，這是化學(xué)氣相淀積最初所采用的方法。這種工藝所需的系統(tǒng)簡單，反應(yīng)速度快，并且其淀積速率可超過1000埃/min，特別適于介質(zhì)淀積，但是它的缺點是均勻性較差，所以，APCVD一般用在厚的介質(zhì)淀積。69

NPCVD為最簡單的CVD法，使用于各種領(lǐng)域中。其一般裝置是由(1)輸送反應(yīng)氣體至反應(yīng)爐的載氣體精密裝置；(2)使反應(yīng)氣體原料氣化的反應(yīng)氣體氣化室；(3)反應(yīng)爐；(4)反應(yīng)后的氣體回收裝置等所構(gòu)成。其中中心部分為反應(yīng)爐，爐的形式可分為四個種類，這些裝置中重點為如何將反應(yīng)氣體均勻送入，故需在反應(yīng)氣體的流動與基板位置上用心改進。當為水平時，則基板傾斜；當為縱型時，著反應(yīng)氣體由中心吹出，且使基板夾具回轉(zhuǎn)。而汽缸型亦可同時收容多數(shù)基板且使夾具旋轉(zhuǎn)。為擴散爐型時，在基板的上游加有混和氣體使成亂流的裝置。70

APCVD反應(yīng)器的結(jié)構(gòu)示意圖71低壓化學(xué)汽相淀積(LPCVD)隨著半導(dǎo)體工藝特征尺寸的減小，對薄膜的均勻性要求及膜厚的誤差要求不斷提高，出現(xiàn)了低壓化學(xué)氣相淀積(LPCVD)。低壓化學(xué)氣相淀積是指系統(tǒng)工作在較低的壓強下的一種化學(xué)氣相淀積的方法。LPCVD技術(shù)不僅用于制備硅外延層，還廣泛用于各種無定形鈍化膜及多晶硅薄膜的淀積，是一種重要的薄膜淀積技術(shù)。72低壓化學(xué)氣相淀積(LPCVD)主要特征：(1)由于反應(yīng)室內(nèi)壓力減少至10-1000Pa而反應(yīng)氣體，載氣體的平均自由行程及擴散常數(shù)變大，因此，基板上的膜厚及相對阻抗分布可大為改善。反應(yīng)氣體的消耗亦可減少；(2)反應(yīng)室成擴散爐型，溫度控制最為簡便，且裝置亦被簡化，結(jié)果可大幅度改善其可靠性與處理能力(因低氣壓下，基板容易均勻加熱)，因基可大量裝荷而改善其生產(chǎn)性。73

LPCVD反應(yīng)器的結(jié)構(gòu)示意圖74等離子增強化學(xué)汽相淀積(PECVD)等離子體增強化學(xué)氣相淀積(PECVD)是指采用高頻等離子體驅(qū)動的一種氣相淀積技術(shù)，是一種射頻輝光放電的物理過程和化學(xué)反應(yīng)相結(jié)合的技術(shù)。該氣相淀積的方法可以在非常低的襯底溫度下淀積薄膜，例如在鋁(A1)上淀積Si02。工藝上等離子體增強化學(xué)氣相淀積主要用于淀積絕緣層。75

平行板型PECVD反應(yīng)器的結(jié)構(gòu)示意圖76

金屬CVD

由于LPCVD具有諸多優(yōu)點，因此它為金屬淀積提供了另一種選擇。金屬化學(xué)氣相淀積是一個全新的氣相淀積的方法，利用化學(xué)氣相淀積的臺階覆蓋能力好的優(yōu)點，可以實現(xiàn)高密度互聯(lián)的制作。利用LPCVD淀積鎢來填充通孔。溫度約300℃。這可以和淀積鋁膜工藝相適應(yīng)。金屬進入接觸孔時臺階覆蓋是人們最關(guān)心的問題之一，尤其是對深亞微米器件，濺射淀積金屬薄膜對不斷增加的高縱橫比結(jié)構(gòu)的臺階覆蓋變得越來越困難。在舊的工藝中，為了保證金屬覆蓋在接觸孔上，刻蝕工藝期間必須小心地將側(cè)壁刻成斜坡，這樣金屬布線時出現(xiàn)“釘頭”(見圖)。“釘頭”將顯著降低布線密度。如果用金屬CVD，就可以避免“釘頭”的出現(xiàn)，從而布線密度得到提高。鎢是當前最流行的金屬CVD材料。77

鎢作為阻擋層金屬，它的淀積可以通過硅與六氟化鎢（WF6）氣體進行反應(yīng)。其反應(yīng)式為：2WF6+3Si2→2W+3SiF478外延生長法(epitaxial

growth)

外延生長法(epitaxial

growth)能生長出和單晶襯底的原子排列同樣的單晶薄膜。在雙極型集成電路中，為了將襯底和器件區(qū)域隔離(電絕緣)，在P型襯底上外延生長N型單晶硅層。在MOS集成電路中也廣泛使用外延生長法，以便容易地控制器件的尺寸，達到器件的精細化。此時，用外延生長法外延一層雜質(zhì)濃度低(約10~15

cm-3)的供形成的單晶層、襯底則為高濃度的基片，以降低電阻，達到基極電位穩(wěn)定的目的。外延生長法可以在平面或非平面襯底生長、能獲得十分完善的結(jié)構(gòu)。外延生長法可以進行摻雜，形成n-和p-型層，設(shè)備為通用外延生長設(shè)備，生長溫度為300

℃~900

℃，生長速率為0.2μm-2μm/min，厚度0.5μm-100μm，外延層的外貌決定于結(jié)晶條件，并直接獲得具有絨面結(jié)構(gòu)表面外延層。生長有外延層的晶體片叫做外延片

79二氧化硅的化學(xué)汽相淀積：可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴散的掩蔽膜，甚至還可以將摻磷、硼或砷的氧化物用作擴散源低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右80多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準離子注入，使MOS集成電路的集成度得到很大提高。氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積81淀積多晶硅淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長多晶硅薄膜。適當控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足夠長的時間，便可在硅表面淀積一層高純度的多晶硅。

淀積PGS與淀積多晶硅相似，只是用不同的化學(xué)反應(yīng)過程，這里不一一介紹了。82

在集成電路工藝中，通過CVD技術(shù)淀積的薄膜有重要的用途。例如，氮化硅薄膜可以用做場氧化(一種很厚的氧化層，位于芯片上不做晶體管、電極接觸的區(qū)域，稱為場區(qū))的屏蔽層。因為氧原子極難通過氮化硅到達硅，所以，在氮化硅的保護下，氮化硅下面的硅不會被氧化。又如外延生長的單晶硅，是集成電路中常用的襯底材料。眾所周知的多晶硅則是硅柵MOS器件的柵材料和短引線材料。83

5.接觸與互連

Al是目前集成電路工藝中最常用的金屬互連材料,但Al連線也存在一些比較嚴重的問題電遷移嚴重、電阻率偏高、淺結(jié)穿透等

Cu連線工藝有望從根本上解決該問題IBM、Motorola等已經(jīng)開發(fā)成功目前，互連線已經(jīng)占到芯片總面積的70～80%；且連線的寬度越來越窄，電流密度迅速增加84

物理氣相淀PVD主要是一種物理制程而非化學(xué)制程。此技術(shù)一般使用氬等鈍氣，藉由在高真空中將氬離子加速以撞擊濺鍍靶材后，可將靶材原子一個個濺擊出來，并使被濺擊出來的材質(zhì)（通常為鋁、鈦或其合金）如雪片般沉積在晶圓表面。PVD以真空、濺射、離子化或離子束等方法使純金屬揮發(fā)，與碳化氫、氮氣等氣體作用，加熱至400～600℃（約1～3小時）後，蒸鍍碳化物、氮化物、氧化物及硼化物等1～10μm厚之微細粒狀薄膜。

PVD可分為三種技術(shù)：

(1)蒸鍍（Evaporation）；

(2)分子束外延成長（MolecularBeamEpitaxyMBE）；

(3)濺鍍（Sputter）85

PVD技術(shù)有兩種基本工藝：蒸鍍法和濺鍍法。前者是通過把被蒸鍍物質(zhì)(如鋁)加熱，利用被蒸鍍物質(zhì)在高溫下(接近物質(zhì)的熔點)的飽和蒸氣壓，來進行薄膜沉積；后者是利用等離子體中的離子，對被濺鍍物質(zhì)電極進行轟擊，使氣相等離子體內(nèi)具有被濺鍍物質(zhì)的粒子，這些粒子沉積到硅表面形成薄膜。在集成電路中應(yīng)用的許多金屬或合金材料都可通過蒸鍍或濺鍍的方法制造。淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進行的。在硅片的表面形成一層鋁膜。86蒸發(fā)原理圖電子束蒸發(fā)示意圖真空蒸發(fā)示意圖87真空蒸發(fā)示意圖88基片加熱器基片架基片真空室鐘罩蒸發(fā)料蒸發(fā)源加熱電極電阻加熱金屬舟抽氣真空蒸發(fā)示意圖89（2）蒸發(fā)工藝流程（蒸鋁膜）（a）掛鋁絲（99.99%純度），將硅片置于襯底加熱器上，轉(zhuǎn)動活動擋板，使之位于蒸發(fā)源與硅片之間，蓋好鐘罩。（b）抽真空：開動機械泵，打開低真空閥，待真空度高于1.3Pa后，關(guān)低真空閥，開高真空閥，轉(zhuǎn)到用擴散泵抽高真空。（c）硅片加熱：當真空度抽到6.7

10-3Pa后，開始加溫，使襯底溫度升到約400℃，恒溫數(shù)分鐘以除去硅片表面吸附的污物，然后降溫。（d）蒸發(fā)：襯底溫度降至150℃且真空度達到6.7

10-3Pa以上，逐步加熱蒸發(fā)源使之熔化后附在鎢絲上，先使鋁中高蒸汽壓雜質(zhì)揮發(fā)掉（提高鋁的純度），然后迅速增大加熱電流到一定值，打開擋板，使鋁蒸發(fā)到硅片上。蒸發(fā)完畢轉(zhuǎn)回擋板，并停止蒸發(fā)源加熱。（e）取片：待硅片溫度降至150℃以下，關(guān)閉高真空閥，關(guān)閉擴散泵電源，對真空室放氣，打開鐘罩，取出硅片。90濺射鍍膜濺射鍍膜的基本原理用高能粒子（經(jīng)電場加速的正離子）沖擊作為陰極的固態(tài)靶，靶原子與這些高能粒子交換能量后從表面飛出，淀積在作為陽極的硅片上，形成薄膜。直流二極濺射臺高頻濺射臺91銅制程技術(shù)

在傳統(tǒng)鋁金屬導(dǎo)線無法突破瓶頸之情況下，經(jīng)過多年的研究發(fā)展，銅導(dǎo)線已經(jīng)開始成為半導(dǎo)體材料的主流，由于銅的電阻值比鋁還小，因此可在較小的面積上承載較大的電流，讓廠商得以生產(chǎn)速度更快、電路更密集，且效能可提升約30~40％的芯片。亦由于銅的抗電子遷移能力比鋁好，因此可減輕其電移作用，提高芯片的可靠度。在半導(dǎo)體制程設(shè)備供貨商中，只有應(yīng)用材料公司能提供完整的銅制程全方位解決方案與技術(shù)，包括薄膜沉積、蝕刻、電化學(xué)電鍍及化學(xué)機械研磨CMP等。

92

AMD最新推出的“雷鳥”系列CPU，全面采用了銅制造技術(shù)，有效的提高了CPU性能，并降低了CPU生產(chǎn)成本。

所謂銅技術(shù)實際上是采用銅這種優(yōu)良的導(dǎo)體來代替鋁用于集成電路中晶體管間的互聯(lián)，從而可以在相同條件下減少約40％的功耗，并能輕易實現(xiàn)更快的主頻。比如IBM公司為蘋果公司的新型iBook提供經(jīng)過特殊設(shè)計的銅工藝芯片，這種耗能很低的芯片可以使iBook能夠用一塊電池工作一整天。93銅技術(shù)的優(yōu)勢主要表現(xiàn)在以下幾個方面：

一是銅的導(dǎo)電性能優(yōu)于現(xiàn)在普遍應(yīng)用的鋁，而且銅的電阻小，發(fā)熱量小，從而可以保證處理器在更大范圍內(nèi)的可靠性；

其二采用0.13mm以下及銅工藝芯片制造技術(shù)將有效提高芯片的工作頻率；并能減小現(xiàn)有管芯的體積。不過銅技術(shù)的專利絕大多數(shù)掌握在IBM和Motorola公司手中，而非一項公開的技術(shù)，所以Intel認為銅技術(shù)只有在0.13mm以下的生產(chǎn)工藝中才能產(chǎn)生效益，計劃在1GHz以上的CPU中才采用該技術(shù)。

94化

學(xué)

機

械

研拋光技

術(shù)

化學(xué)機械研磨技術(shù)（化學(xué)機械拋光，CMP）兼具有研磨性物質(zhì)的機械式研磨與酸堿溶液的化學(xué)式研磨兩種作用，可以使晶圓表面達到全面性的平坦化，以利后續(xù)薄膜沉積之進行。

在CMP制程的硬設(shè)備中，研磨頭被用來將晶圓壓在研磨墊上并帶動晶圓旋轉(zhuǎn)，至于研磨墊則以相反的方向旋轉(zhuǎn)。在進行研磨時，由研磨顆粒所構(gòu)成的研漿會被置于晶圓與研磨墊間。影響CMP制程的變量包括有：研磨頭所施的壓力與晶圓的平坦度、晶圓與研磨墊的旋轉(zhuǎn)速度、研漿與研磨顆粒的化學(xué)成份、溫度、以及研磨墊的材質(zhì)與磨損性等等。95

鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。

96

Salicide工藝淀積多晶硅、刻蝕并形成側(cè)壁氧化層；淀積Ti或Co等難熔金屬RTP（快速熱處理）并選擇腐蝕側(cè)壁氧化層上的金屬；最后形成Salicide（自對準多晶硅/硅化物）結(jié)構(gòu)97小結(jié)幾個概念場區(qū)有源區(qū)柵結(jié)構(gòu)材料Al-二氧化硅結(jié)構(gòu)多晶硅-二氧化硅結(jié)構(gòu)難熔金屬硅化物/多晶硅-二氧化硅結(jié)構(gòu)98

6.集成電路封裝6.1集成電路封裝工藝流程6.2封裝的作用6.3封裝類型996.1集成電路封裝工藝流程圖管芯鍵合100

6.2封裝的作用封裝是集成電路制造中的一項關(guān)鍵工藝。是為了制造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。典型的封裝過程(雙列直插式)。它是先從硅片上切割得到芯片(稱為劃片)，再將合格的芯片粘接在底座的基板上，用引線鍵合技術(shù)(wirebonding)將芯片上的壓焊塊與引腳端口連接起來(稱為組裝)，然后塑料或陶瓷封裝技術(shù)將芯片包裝或密封起來形成外殼(稱為包封)，使集成電路能在各種環(huán)境和工作條件下穩(wěn)定、可靠地工作。101102103104105106107

對封裝的要求有以下幾個方面：

(1)對芯片起到保護作用，封裝后使芯片不受外界因素的影響而損壞，不因外部條件變化而影響芯片的正常工作；

(2)封裝后芯片通過外引出線(或稱引腳)與外部系統(tǒng)有方便和可靠的電連接；

(3)將芯片在工作中產(chǎn)生的熱能通過封裝外殼散播出去，從而保證芯片溫度保持在最高額度之下；

(4)使芯片與外部系統(tǒng)實現(xiàn)可靠的信號傳輸，保持信號的完整性。除上述基本要求外，還希望封裝為使用和測試提供標準的引腳節(jié)距，希望封裝材料能與系統(tǒng)(如PCB板)所使用的材料在熱膨脹系數(shù)上相匹配或進行補償?shù)取?08隨著集成技術(shù)的發(fā)展，如芯片尺寸的加大、工作頻率的提高、使用功率的增大、引腳數(shù)目的增多等，對封裝技術(shù)提出了越來越高的要求，特別是電子整機系統(tǒng)的微型化、輕量化和便攜移動化更強烈地要求集成電路的封裝向微小型化、多引腳數(shù)化和低成本發(fā)展。封裝成本已成為一個突出的問題。隨著芯片制造工藝水平和芯片成本串的提高，芯片本身的成本正不斷下降，從而使封裝成本在總制造成本的比重不斷上升，某些產(chǎn)品的封裝成本已超過芯片的制造成本，因而改進封裝技術(shù)、提高封裝質(zhì)量、降低封裝成本、提高封裝成品率己成為降低集成電路總成本的關(guān)鍵因素。109

6.3封裝類型封裝有兩大類；一類是通孔插入式封裝(through-holepackage)；另—類為表面安裝式封裝(surfacemountedpackage)。每一類中又有多種形式。表l和表2是它們的圖例，英文縮寫、英文全稱和中文譯名。圖6示出了封裝技術(shù)在小尺寸和多引腳數(shù)這兩個方向發(fā)展的情況。

DIP是20世紀70年代出現(xiàn)的封裝形式。它能適應(yīng)當時多數(shù)集成電路工作頻率的要求，制造成本較低，較易實現(xiàn)封裝自動化印測試自動化，因而在相當一段時間內(nèi)在集成電路封裝中占有主導(dǎo)地位。110但DIP的引腳節(jié)距較大(為2.54mm)，并占用PCB板較多的空間，為此出現(xiàn)了SHDIP和SKDIP等改進形式，它們在減小引腳節(jié)距和縮小體積方面作了不少改進，但DIP最大引腳數(shù)難以提高(最大引腳數(shù)為64條)且采用通孔插入方式，因而使它的應(yīng)用受到很大限制。為突破引腳數(shù)的限制，20世紀80年代開發(fā)了PGA封裝，雖然它的引腳節(jié)距仍維持在2.54mm或1.77mm，但由于采用底面引出方式，因而引腳數(shù)可高達500條～600條。111112113114115英文縮寫英文全稱中文名DIPDualin-linepackage雙列直插式封裝SKDIPSkinnyDIP寬度變窄型雙列直插式封裝SHDIPShrinkDIP長度縮小型雙列直插式封裝SIPSinglein-linepackage單列直插式封裝ZIPZigzagin-linepackage單邊交錯直插式封裝PGAPingridarray針柵陣列式封裝116英文縮寫英文全稱中文名SOPSmalloutlinePackage小外型封裝SOJJ-leadSOPJ型引線小外型封裝TSOPThinSOP薄型小外型封裝QFPQuadflatpackage四邊出腳扁平封裝SSOPShrinkSOP長度縮小型小外型封裝117英文縮寫英文全稱中文名TQFPThinQFP薄型四邊出腳扁平封裝PLCCPlasticleadedchipcarrier塑料J型有引線片式載體封裝LCC或CLCCCeramicleadlesschipcarrier陶瓷無引線片式載體封裝BGABallgridarray球焊陣列式封裝TABTapeautomatedbounding基帶自動焊接式封裝CSPChipscalepackage芯片尺寸級封裝118

隨著表面安裝技術(shù)

(surfacemountedtechnology,SMT)的出現(xiàn)，DIP封裝的數(shù)量逐漸下降，表面安裝技術(shù)可節(jié)省空間，提高性能，且可放置在印刷電路板的上下兩面上。SOP應(yīng)運而生，它的引腳從兩邊引出，且為扁平封裝，引腳可直接焊接在PCB板上，也不再需要插座。它的引腳節(jié)距也從DIP的2.54mm減小到1.77mm。后來有SSOP和TSOP改進型的出現(xiàn)，但引腳數(shù)仍受到限制。119

QFP也是扁平封裝，但它們的引腳是從四邊引出，且為水平直線，其電感較小，可工作在較高頻率。引腳節(jié)距進一步降低到1.00mm，以至0.65mm和0.5mm，引腳數(shù)可達500條，因而這種封裝形式受到廣泛歡迎。但在管腳數(shù)要求不高的情況下，SOP以及它的變形SOJ(J型引腳)仍是優(yōu)先選用的封裝形式，也是目前生產(chǎn)最多的一種封裝形式。120

據(jù)1998年統(tǒng)計，DIP在封裝總量中所占份額為15%，SOP在封裝總量中所占57%，

QFP則占12%。預(yù)計今后DIP的份額會進一步下降，SOP也會有所下降，而QFP會維持原有份額，三者的總和仍占總封裝量的80%。以上三種封裝形式又有塑料包封和陶瓷包封之分。塑料包封是在引線鍵合后用環(huán)氧樹脂鑄塑而成，環(huán)氧樹脂的耐濕性好，成本也低，所以在上述封裝中占有主導(dǎo)地位。陶瓷封裝具有氣密性高的特點，但成本較高，在對散熱性能、電特性有較高要求時，或者用于國防軍事需求時，常采用陶瓷包封。121

PLCC是一種塑料有引腳(實際為J形引腳)的片式載體封裝(也稱四邊扁平J形引腳封裝QFJ(quadflatJ-leadpackage))，所以采用片式載體是因為有時在系統(tǒng)中需要更換集成電路，因而先將芯片封裝在一種載體(carrier)內(nèi)，然后將載體插入插座內(nèi)，載體和插座通過硬接觸而導(dǎo)通的。這樣在需要時，只要在插座上取下載體就可方便地更換另一載體。

LCC稱陶瓷無引腳式載體封裝(實際有引腳但不伸出。它是鑲嵌在陶瓷管殼的四側(cè)通過接觸而導(dǎo)通)。有時也稱為CLCC，但通常不加C