計(jì)算機(jī)DRAM的常用封裝技術(shù)

計(jì)算機(jī)DRAM的常用封裝技術(shù)

目錄

??序言....................................................................1

??DRAM的常用封裝技術(shù).....................................................1

????HBM帶動(dòng)封裝技術(shù)再創(chuàng)新.................................................2

????盤點(diǎn)：芯片封裝技術(shù)......................................................4

????先進(jìn)封裝大戰(zhàn)...........................................................22

????結(jié)語(yǔ)...................................................................24

序言

處理器，無(wú)論是CPU、GPU、FPGA,還是NPU,要想正常運(yùn)行，都離不開

RAM,特別是DRAMi動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器），它已經(jīng)成為各種系統(tǒng)（PC,手

機(jī)，數(shù)據(jù)中心等）中內(nèi)存的代名詞。根據(jù)應(yīng)用不同，系統(tǒng)對(duì)芯片面積和功耗有

不同要求，因此，DRAM被分成標(biāo)準(zhǔn)DDR（雙倍數(shù)據(jù)速率）、LPDDR、GDDR

等，當(dāng)然，主要就是這三類。其中，DDR是相對(duì)于SDR（單數(shù)據(jù)速率）而言的,

將I/O時(shí)鐘加倍了，主要為PC和數(shù)據(jù)中心的CPU服務(wù)，目前已經(jīng)發(fā)展到DDR5；

LPDDR是低功耗的DDR,主要用于手機(jī)等便攜式設(shè)備；GDDR則是GPU專用

DRAMo

在高性能計(jì)算（HPC）和AI發(fā)展如火如荼的當(dāng)下，一個(gè)很大的瓶頸就是處

理器與DRAM之間的通信速度，越來(lái)越跟不上應(yīng)用需求的前進(jìn)腳步。對(duì)此，人

們想出了多種方法，以提升通信帶寬，如不斷提升DRAM本身的接口性能，以

及存算一體等，但從實(shí)際應(yīng)用情況來(lái)看，只提升接口性能是不夠用的，而存算

一體短期內(nèi)還無(wú)法實(shí)現(xiàn)。在這種情況下，推出更好的DRAM與CPU、GPU等處

理器的結(jié)合形式，也就是不斷讓封裝技術(shù)進(jìn)步，成為了業(yè)界提升通信帶寬的普

遍共識(shí)。

DRAM的常用封裝技術(shù)

DRAM封裝技術(shù)幾經(jīng)變遷，從雙列直插封裝DIP、J型引腳小外形封裝SOJ、

薄型小尺寸封裝TSOP、底部引線塑料封裝BLP、焊球陣列封裝BGA（F-BGA、

第1頁(yè)共25頁(yè)

W-BGA）,發(fā)展到芯片級(jí)封裝CSP、堆疊封裝等高性能封裝方式。在成本允許

的條件下，可盡量采用先進(jìn)的封裝技術(shù)，以提升DRAM性能。目前，堆疊封裝

技術(shù)，特別是系統(tǒng)級(jí)封裝（SiP）,可以在有限的空間內(nèi)成倍提高存儲(chǔ)器容量，

或?qū)崿F(xiàn)電子設(shè)計(jì)功能，解決空間、互連受限等問(wèn)題。此外，由于封裝設(shè)計(jì)的變

化，引線鍵合封裝因具有靈活性、可靠性和低成本的優(yōu)點(diǎn)而備受青睞。倒裝（Flip

Chip,FC）芯片于2016年開始進(jìn)軍DRAM封裝，由于高帶寬需求的推動(dòng)，倒

裝芯片在PC、服務(wù)器中的采用率不斷增加。

目前，系統(tǒng)對(duì)高帶寬、高性能、低延遲的綜合要求很高，硅通孔（TSV）很

適合高帶寬內(nèi)存封裝需求。在便攜式電子設(shè)備應(yīng)用中（如手機(jī)），DRAM的封

裝尺寸會(huì)直接影響到產(chǎn)品的體積大小，所以，封裝技術(shù)要向輕、薄、短、小方

向發(fā)展。不同應(yīng)用的產(chǎn)品尺寸、性能、形態(tài)等存在差異，采用的封裝形式也不

同。其中，移動(dòng)終端DRAM（LPDDR）多以WB-FBGA為主，PC和服務(wù)器用的

標(biāo)準(zhǔn)型DDR則以FBGA、FC為主。以DDR為例，F(xiàn)BGA線長(zhǎng)較短，信號(hào)傳輸好

且成本較低，曾經(jīng)被三星、SK海力士和美光等主流廠商廣泛采用，隨著內(nèi)存條

產(chǎn)品發(fā)展至IJDDR4,三星、SK海力士的很多產(chǎn)品開始轉(zhuǎn)向FC封裝，其傳輸路徑

更短，電性能表現(xiàn)更好。

盡管FC的成本比FBGA高，但得益于規(guī)模效應(yīng)，兩者成本基本持平?，F(xiàn)在

的高端產(chǎn)品，如DDRS,性能要求很高，目前多采用TSV堆疊封裝°T0V采用

縱向穿越結(jié)構(gòu)，通過(guò)導(dǎo)線將不同層的芯片相互連接起來(lái)，這種連接方式不僅提

供了更高的信號(hào)帶寬，還減少了電阻和電感，提高了芯片的整體性能。通過(guò)TSV

把多芯片的I/O連接，同時(shí)實(shí)現(xiàn)多芯片堆疊來(lái)擴(kuò)容并實(shí)現(xiàn)更小的信號(hào)損失。

LPDDR與處理器緊密集成在一起，或者焊接在主板上，靠近CPU,或者直接在

處理器（在這種情況下，通常是SoC）的頂部以package-on-package封裝的形

式出現(xiàn)，這種形式越來(lái)越常見。緊密的集成可減少將內(nèi)存連接到處理器的長(zhǎng)守

線中的電阻，從而降低功耗?？傮w來(lái)看，引線鍵合是主要的封裝方法，廣泛應(yīng)

用于移動(dòng)存儲(chǔ)器，其次是倒裝芯片封裝，其在DRAM市場(chǎng)不斷拓展。

??.HBM帶動(dòng)封裝技術(shù)再創(chuàng)新

目前，AI服務(wù)器對(duì)HBM（高帶寬內(nèi)存）的需求量越來(lái)越大，因?yàn)镠BM大

大縮短了走線距離，從而大幅提升了AI處理器運(yùn)算速度。HBM經(jīng)歷了幾代產(chǎn)品，

第2頁(yè)共25頁(yè)

包括HBM、HBM2、HBM2e和HMB3,最新的HBM3e剛出樣品。HBM是一種

應(yīng)用于CPU和GPU的新型內(nèi)存，它將多個(gè)DDR芯片堆疊在一起后和GPU封裝

在一起，主要通過(guò)TSV技術(shù)進(jìn)行芯片堆疊，通過(guò)貫通所有芯片層的柱狀通道傳

輸信號(hào)、指令和電流，以增加吞吐量并克服單一封裝內(nèi)帶寬的限制，實(shí)現(xiàn)了大

容量、高帶寬的DDR組合陣列。HBM3帶寬可以達(dá)至U819GB/S。

目前，全球三大存儲(chǔ)芯片廠商都在開發(fā)HBM技術(shù)和產(chǎn)品，其中，三星和SK

海力士己經(jīng)量產(chǎn)了HBM3,主要用于英偉達(dá)的H100、H800和AMD的MI300

系列GPU,三星預(yù)計(jì)于2024年第一季度送樣HBM3e,下半年量產(chǎn)，SK海力士

則于近期給英偉達(dá)送去了HBM3e樣品，其最新的GPU芯片H200已經(jīng)標(biāo)配了

HBM3eo美光（Micron）則相對(duì)落后，該公司選擇跳過(guò)HBM3,直接開發(fā)HBM3e0

傳統(tǒng)封裝技術(shù)已經(jīng)難以滿足HBM的需求，而臺(tái)積電的CoWoS

（chip-on-wafer-on-substrate）封裝則是較為理想的方案。

CoWoS是一種集成邏輯和HBM芯片的2.5D封裝技術(shù)，在這種封裝中，處

理器和HBM在硅中介層上并排鍵合，以形成具有細(xì)間距和器件之間高密度互連

布線的晶圓上芯片（CoW）。每個(gè)HBM都由帶有微凸塊的DRAM和一個(gè)帶有

TSV的邏輯基座組成，然后完成在基板上具有較大凸塊的TSV中介層的組裝。

CoWoSIntegrationProcess

多年來(lái)，CoWoS一直在追求不斷增加硅中介層尺寸，以支持封裝中的處理

器和HBM堆棧。目前，CoW是倒裝芯片鍵合最常用的組裝方法，它采用了一

種稱為混合鍵合方法的無(wú)凹凸技術(shù)。CoWoS產(chǎn)能不足是近期AI芯片出貨量的主

要瓶頸，以臺(tái)積電為代表的廠商正在擴(kuò)充相關(guān)產(chǎn)能，以滿足市場(chǎng)需求。

第3頁(yè)共25頁(yè)

??.盤點(diǎn)：芯片封裝技術(shù)

1、BGA|ballgridarray

也稱CPAC(globetoppadarraycarrier)。球形觸點(diǎn)陳列，表面貼裝型封裝之

一。在印刷基板的背面按陳列方式制作出球形凸點(diǎn)用以代替引腳，在印刷基板

的正面裝配LSI芯片，然后用模壓樹脂或灌封方法進(jìn)行密封。也稱為凸點(diǎn)陳列

載體(PAC)。引腳可超過(guò)200,是多引腳LSI用的一種封裝。封裝本體也可做得

比QFP(四側(cè)引腳扁平封裝)小。例如，引腳中心距為1.5mm的360引腳BGA僅

為31mm見方;而引腳中心距為0.5mm的304引腳QFP為40mm見方。而且

BGA不用擔(dān)心QFP那樣的引腳變形問(wèn)題。

該封裝是美國(guó)Motorola公司開發(fā)的，首先在便攜式電話等設(shè)備中被采用，

隨后在個(gè)人計(jì)算機(jī)中普及。最初，BGA的引肽限凸點(diǎn))中心距為1.5mm,引腳數(shù)

為225。現(xiàn)在也有一些LSI廠家正在開發(fā)500引腳的BGA°BGA的問(wèn)題是回流

焊后的外觀檢查。美國(guó)Motorola公司把用模壓樹脂密封的封裝稱為MPAC,而

把灌封方法密封的封裝稱為GPACo

2、C-(ceramic)

表示陶瓷封裝的記號(hào)。例如，CDIP表示的是陶瓷DIP。是在實(shí)際中經(jīng)常使

用的記號(hào)。

3、COB(chiponboard)

第4頁(yè)共25頁(yè)

COB(chiponboard)

板上芯片封裝，是裸芯片貼裝技術(shù)之一，半導(dǎo)體芯片交接貼裝在印刷線路

板上，芯片與基板的電氣連接用引線縫合方法實(shí)現(xiàn)，并用樹脂覆蓋以確?？煽?/p>

性。雖然COB是最簡(jiǎn)單的裸芯片貼裝技術(shù)，但它的封裝密度遠(yuǎn)不如TAB和倒

片焊技術(shù)。

4、DIP(dualin-linepackage)

DIP(dualin-linepackage)

雙列直插式封裝。插裝型封裝之一，引腳從封裝兩側(cè)引出，封裝材料有塑

料和陶瓷兩種。歐洲半導(dǎo)體廠家多用DILoDIP是最普及的插裝型封裝，應(yīng)用范

圍包括標(biāo)準(zhǔn)邏輯IC,存貯器LSI,微機(jī)電路等。引腳中心距2.54mm,引腳數(shù)從

6至IJ64。封裝寬度通常為15.2mm。有的把寬度為7.52mm和10.16mm的封

裝分別稱為SK-DIP(skinnydualin-linepackage)和SL-DIP(slimdualin-line

package)窄體型DIP。但多數(shù)情況下并不加區(qū)分，只簡(jiǎn)單地統(tǒng)稱為DIP。另外，

第5頁(yè)共25頁(yè)

用低熔點(diǎn)玻璃密封的陶瓷DIP也稱為Cerdip(4.2Jo

4.1DIC(dualin-lineceramicpackage)

陶瓷封裝的DIP(含玻璃密封)的別稱。

4.2Cerdip：

用玻璃密封的陶瓷雙列直插式封裝，用于ECLRAM,DSP(數(shù)字信號(hào)處理器)

等電路。帶有玻璃窗口的Cerdip用于紫外線擦除型EPROM以及內(nèi)部帶有

EPROM的微機(jī)電路等。引腳中心距2.54mm,引腳數(shù)從8到42。在日本，此

封裝表示為DIP-G(G即玻璃密封的意思)。

4.3SDIP(shrinkdualin-linepackage)

收縮型DIPo插裝型封裝之一，形狀與DIP相同，但引腳中心距(1.778mm)

小于DIP(2.54mm)

因而得此稱呼。引腳數(shù)從14到90。有陶瓷和塑料兩種。又稱SH-DIP(shrink

dualin-linepackage)

倒焊芯片。裸芯片封裝技術(shù)之一，在LSI芯片的電極區(qū)制作好金屬凸點(diǎn)，

然后把金屬凸點(diǎn)與印刷基板上的電極區(qū)進(jìn)行壓焊連接。封裝的占有面積基本上

與芯片尺寸相同。是所有封裝技術(shù)中體積最小、最薄的一種。但如果基板的熱

第6頁(yè)共25頁(yè)

膨脹系數(shù)與LSI芯片不同，就會(huì)在接合處產(chǎn)生反應(yīng)，從而影響連接的可靠性。

因此必須用樹脂來(lái)加固LSI芯片，并使用熱膨脹系數(shù)基本相同的基板材料。

6、FP(flatpackage)

扁平封裝。表面貼裝型封裝之一。QFP或SOP(見QFP和SOP)的別稱。部

分半導(dǎo)體廠家采用此名稱。

7、H-(withheatsink)

表示帶散熱器的標(biāo)記。例如，HSOP表示帶散熱器的SOP。

8、MCM(multi-chipmodule)多芯片組件

0

MCM(multi-chipmodule)

將多塊半導(dǎo)體裸芯片組裝在一塊布線基板上的一種封裝。根據(jù)基板材料可

分為MCM-L,MCM-C和MCM-D三大類。

MCM-L是使用通常的玻璃環(huán)氧樹脂多層印刷基板的組件。布線密度不怎么

高，成本較低。

MCM-C是用厚膜技術(shù)形成多層布線，以陶瓷(氧化鋁或玻璃陶瓷)作為基板

的組件，與使用多層陶瓷基板的厚膜混合IC類似。兩者無(wú)明顯差別。布.線密度

高于MCM-Lo

MCM-D是用薄膜技術(shù)形成多層布線，以陶瓷(氧化鋁或氮化鋁)或Si、A1作

為基板的組件。布線密謀在三種組件中是最高的，但成本也高。

9、P-(plastic)

表示塑料封裝的記號(hào)。如PDIP表示型料DIP。

10、Piggyback

馱載封裝。指配有插座的陶瓷封裝，形關(guān)與DIP、QFP、QFN相似。在開

發(fā)帶有微機(jī)的設(shè)備時(shí)用丁評(píng)價(jià)程序確認(rèn)操作。例如，將EPROM插入插座進(jìn)行

第7頁(yè)共25頁(yè)

調(diào)試。這種封裝基本上都是定制品，市場(chǎng)上不怎么流通。

QFPfquadflatpackage)四側(cè)引腳扁平封裝

QFPfquadflatpackage)

表面貼裝型封裝之一，引腳從四個(gè)側(cè)面引出呈海鷗翼(L)型?；挠刑沾?、

金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當(dāng)沒有特別表示出材料

時(shí)，多數(shù)情況為塑料QFP。塑料QFP是最普及的多引腳LSI封裝。不僅用于微

處理器，門陳列等數(shù)字邏輯LSI電路，而且也用干VTR信號(hào)處理、音響信號(hào)處

理等模擬LSI電路。引腳中心距有1.0mm、0.8mm、0.65mm、0.5mm>0.4mm、

0.3mm等多種規(guī)格。0.65mm中心距規(guī)格中最多引腳數(shù)為304。

有的LSI廠家把引腳中心距為0.5mm的QFP專門稱為收縮型QFP或

SQFP、VQFPo但有的廠家把引腳中心距為0.65mm及0.4mm的QFP也稱為

SQFP,至使名稱稍有一些混亂。

另外按照J(rèn)EDEC(美國(guó)聯(lián)合電子設(shè)備委員會(huì))標(biāo)準(zhǔn)把引腳中心距為0.65mm、

本體厚度為3.8mm~2.0mm的QFP稱為MQFP(metricquadflatpackage)o日本

電子機(jī)械工業(yè)會(huì)標(biāo)準(zhǔn)所規(guī)定引腳中心距.55mm、0.4mm、0.3mm等小于0.65mm

的QFP稱為QFP(FP)(QFPfinepitch),小中心距QFP。又稱FQFP(finepitchquad

flatpackage)o但現(xiàn)在日本電子機(jī)械匚業(yè)會(huì)對(duì)QFP的外形規(guī)格進(jìn)行了重新評(píng)價(jià)。

在引腳中心距上不加區(qū)別，而是根據(jù)封裝本體厚度分為QFP(2.0mm~3.6mm

厚)、LQFP(1.4mm厚)和TQFP(1.0mm厚)三種,

第8頁(yè)共25頁(yè)

QFP的缺點(diǎn)是，當(dāng)引腳中心距小于0.65mm時(shí)，引腳容易彎曲。為了防止

引腳變形，現(xiàn)已出現(xiàn)了幾種改進(jìn)的QFP品種。如封裝的四個(gè)角帶有樹指緩沖墊

的BQFP(見11.1);帶樹脂保護(hù)環(huán)覆蓋引腳前端的GQFP;在封裝本體里設(shè)置測(cè)試凸

點(diǎn)、放在防止引腳變形的專用夾具里就可進(jìn)行測(cè)試的TPQFP。在邏輯LSI方面,

不少開發(fā)品和高可靠品都封裝在多層陶瓷QFP里。引腳中心距最小為0.4mm、

引腳數(shù)最多為348的產(chǎn)品也已問(wèn)世。此外，也有用玻璃密封的陶瓷QFP(見

11.9)o

11.1BQFP(quadflatpackagewithbumper)

0

帶緩沖墊的四側(cè)引腳扁平封裝。QFP封裝之一，在封裝本體的四個(gè)角設(shè)置

突起(緩沖墊)以防止在運(yùn)送過(guò)程中引腳發(fā)生彎曲變形。美國(guó)半導(dǎo)體廠家主耍在微

處理器和ASIC等電路中采用此封裝。引腳中心距0.635mm,引腳數(shù)從84到

196左右。

11.2QIC(quadin-lineceramicpackage)^^QFP的別稱。部分半導(dǎo)體廠家

采用的名稱。

11.3QIPfquadin-lineplasticpackage)塑料QFP的別稱。部分半導(dǎo)體廠家采

用的名稱。

11.4PFPF(plasticflatpackage)塑料扁平封裝。塑料QFP的別稱。部分LSI

廠家采用的名稱。

11.5QFHfquadflathighpackage)

第9頁(yè)共25頁(yè)

0

四側(cè)引腳厚體扁平封裝。塑料QFP的一種，為了防止封裝本體斷裂,QFP本

體制作得較厚。部分半導(dǎo)體廠家采用的名稱。

11.6CQFPfquadfiatpackagewithguardring)

帶保護(hù)環(huán)的四側(cè)引腳扁平封裝。塑料QFP之一，引腳用樹脂保護(hù)環(huán)掩蔽,

以防止彎曲變形。在把LSI組裝在印刷基板上之前，從保護(hù)壞處切斷引腳并使

其成為海鷗翼狀（L形狀）。這種封裝在美國(guó)Motorola公司己批量生產(chǎn)。引腳中

心距0.5mm,引腳數(shù)最多為208左右。

11.7MQUADfmetalquad)

第10頁(yè)共25頁(yè)

0

美國(guó)Olin公司開發(fā)的一種QFP封裝?；迮c封蓋均采用鋁材，用粘合劑

密封。在自然空冷條件下可容許2.5W?2.8W的功率。日本新光電氣工業(yè)公司

于1993年獲得特許開始生產(chǎn)。

11.8L-QUAD

陶瓷QFP之一。封裝基板用氮化鋁，基導(dǎo)熱率比氧化鋁高7?8倍，具有

較好的散熱性。封裝的框架用氧化鋁，芯片用灌封法密封，從而抑制了成本。

是為邏輯LSI開發(fā)的一種封裝，在自然空冷條件下可容許W3的功率。現(xiàn)已開

發(fā)出了208引腳（0.5mm中心距）和160引腳（0.65mm中心距）的LSI邏輯用

封裝，并于1993年10月開始投入批量生產(chǎn)。

11.9Cerquad

0

表面貼裝型封裝之一，即用下密封的陶瓷QFP,用于封裝DSP等的邏輯LSI

電路。帶有窗口的Cerquad用于封裝EPROM電路。散熱性比塑料QFP好，在

笫11頁(yè)共25頁(yè)

自然空冷條件下可容許1.5?2W的功率。但封裝成本比塑料QFP高3?5倍。

引腳中心距有1.27mm、0.8mm、0.65mm、0.5mm0.4mm等多種規(guī)格。引腳數(shù)

從32到368o

12、QFG(quadflatJ-leadedpackage)J形引腳扁平封裝

表面貼裝封裝之一。引腳從封裝四個(gè)側(cè)面引出，向下早j字形。是日本電

子機(jī)械工業(yè)會(huì)規(guī)定的名稱。引腳中心距1.27mm,

材料有塑料和陶瓷兩種。

塑料QFJ多數(shù)情況稱為PLCC(plasticleadedchipcarrier),用于微機(jī)、門陳

列、DRAM、ASSP、OTP等電路。引腳數(shù)從18至84。

陶瓷QFJ也稱為CLCCfceramicleadedchipcarrier)>JLCC(J-leadedchip

carrier)o帶窗口的封裝用于紫外線擦除型EPROM以及帶有EPROM的微磯芯

片電路。引腳數(shù)從32至84。

13、QFNfquadflatnon-leadedpackage)

第12頁(yè)共25頁(yè)

QFNfquadflatnon-leadedpackage)

四側(cè)無(wú)引腳扁平封裝，表面貼裝型封裝之一，是高速和高頻IC用封裝?，F(xiàn)在

多稱為L(zhǎng)CC。QFN是日本電子機(jī)械工業(yè)會(huì)規(guī)定的名稱。封裝四側(cè)配置有電極觸

點(diǎn)，由于無(wú)引腳，貼裝占有面積比QFP小，高度比QFP低。但是，當(dāng)印刷基板

與封裝之間產(chǎn)生應(yīng)力時(shí)，在電極接觸處就不能得到緩解。因此電極觸點(diǎn)難于做

到QFP的引腳那樣多,一般從14到100左右。

材料有陶瓷和塑料兩種。當(dāng)有LCC標(biāo)記時(shí)基本上都是陶瓷QFN。電極觸點(diǎn)

中心距1.27mm。塑料QFN是以玻璃環(huán)氧樹脂印刷基板基材的一種低成木封裝。

電極觸點(diǎn)中心距除1.27mm外，還有0.65mm和0.5mm兩種。這種封裝也稱

為塑料LCC、PCLC、P-LCC等。

13.1PCLPfprintedcircuitboardleadlesspackage)印刷電路板無(wú)引線封裝。

日本富士通公司對(duì)塑料QFN(塑料LCC)采用的名稱。引腳中心距有0.55mm和

0.4mm兩種規(guī)格。目前正處于開發(fā)階段。

13.2P-LCC(plasticteadlesschipcarrier)(plasticleadedchipcurrier)

有時(shí)候是塑料QFJ的別稱，有時(shí)候是QFN(塑料LCC)的別稱(見QFJ用

QFN)o部分LSI廠家用PLCC表示帶引線封裝，用P-LCC表示無(wú)引線封裝，以

示區(qū)別。

14、QFIfquadflatI-leadedpackgage)HftjI形引腳扁平封裝

表面貼裝型封裝之一。引腳從封裝四個(gè)側(cè)面引出，向下呈1字。也稱為

MSP(minisquarepackage)0貼裝與印刷基板進(jìn)行碰焊連接。由于引腳無(wú)突出部

分，貼裝占有面積小于QFP。日立制作所為視頻模擬IC開發(fā)并使用了這種封裝。

此外,日本的Motorola公司的PLLIC也采用了此種封裝。引腳中心距1.27mm,

引腳數(shù)從18于68。

15、TCP(TapeCarrierPackage)薄膜封裝TCP技術(shù)

第13頁(yè)共25頁(yè)

0

TCPfTapeCarrierPackage)

主要用于IntelMobilePentiumMMX上。采用TCP封裝技術(shù)的CPU的發(fā)熱

量相對(duì)于當(dāng)時(shí)的普通PGA針腳陣列型CPU要小得多，運(yùn)用在筆記本電腦上可以

減小附加散熱裝置的體積，提高主機(jī)的空間利用率，因此多見于一些超輕薄筆

記本電腦中。但由于TCP封裝是將CPU直接焊接在主板上，因此普通用戶是無(wú)

法更換的。

15.1DTCPfdualtapecarrierpackage)

雙側(cè)引腳帶我封裝。TCP(帶我封裝)之一。引腳制作在絕緣帶上并從封裝兩

側(cè)引出。由于利用的是TAB(自動(dòng)帶載焊接)技術(shù)，封裝外形非常薄。常用于液晶

顯示驅(qū)動(dòng)LSI,但多數(shù)為定制品。

另外，0.5mm厚的存儲(chǔ)器LSI簿形封裝正處于開發(fā)階段。在日本，按照

EIAJ(日本電子機(jī)械工業(yè))會(huì)標(biāo)準(zhǔn)規(guī)定，將DTCP命名為DTP。

15.2QTCP(quadtapecarrierpackage)

四側(cè)引腳帶載封裝。TCP封裝之一，在絕緣帶上形成引腳并從封裝四個(gè)側(cè)

面引出。是利用TAB技術(shù)的薄型封裝。在日本被稱為QTP(quadtapecarrier

package)o

15.3TapeAutomatedBonding(TAB)卷帶自動(dòng)結(jié)合技術(shù)

笫14頁(yè)共25頁(yè)

TapeAutomatedBonding(TAB)卷帶自動(dòng)結(jié)合是一種將多接腳大規(guī)模集成

電路器(IC)的芯片(Chip),不再先進(jìn)行傳統(tǒng)封裝成為完整的個(gè)體，而改用TAB載

體，直接將未封芯片翥裝在板面上。即采'聚亞醯胺’(Polyimide)之軟質(zhì)卷帶，及

所附銅箔蝕成的內(nèi)外引腳當(dāng)成載體，讓大型芯片先結(jié)合在'內(nèi)引腳'上。經(jīng)自動(dòng)測(cè)

試后再以‘外引腳'對(duì)電路板面進(jìn)行結(jié)合而完成組裝。這種將封裝及組裝合而為一

的新式構(gòu)裝法，即稱為TAB法。

16^PGAfpingridarray)

0

PGA(pingridarray)

陳列引腳封裝。插裝型封裝之一，其底面的垂直引腳呈陳列狀排列。封裝

基材基本上都采用多層陶瓷基板。在未專門表示出材料名稱的情況下，多數(shù)為

陶徭PGA,用于高速大規(guī)模邏輯LSI電路。成本較高。引腳中心距通常為

2.54mm,引腳長(zhǎng)約3.4mm,引腳數(shù)從64至I」447左右。為降低成本，封裝基

材可用玻璃環(huán)氧樹脂印刷基板代替。

也有64?256引腳的塑料PGA。另外，還有一種引腳中心距為1.27mm,引

笫15頁(yè)共25頁(yè)

腳長(zhǎng)度1.5mm?2.0mm的短引腳表面貼裝型PGA(碰焊PGA),比插裝型PGA小

一半，所以封裝本體可制作得不怎么大，而引腳數(shù)比插裝型多(250?528)。

17^LGA(landgridarray)

iinmiti

■

sHiniiu

!uum

sinutt

sHIKU

ntlutn

xitU

:sun

2iXIU

It

HUHl?

m

mmmv

LGAflandgridarray)

觸點(diǎn)陳列封裝。即在底面制作有陣列狀態(tài)坦電極觸點(diǎn)的封裝。裝配時(shí)插入

插座即可?，F(xiàn)已實(shí)用的有227觸點(diǎn)(1.27mm中心距)和447觸點(diǎn)(2.54mm中

心距)的陶瓷LGA,應(yīng)用于高速邏輯LSI電路。LGA與QFP相比，能夠以比較

小的封裝容納更多的輸入輸出引腳。另外，由于引線的阻抗小，對(duì)于高速LSI是

很適用的。

18、芯片上引線封裝

LSI封裝技術(shù)之一，引線框架的前端處于芯片上方的一種結(jié)構(gòu)，芯片的中心

附近制作有凸焊點(diǎn)，用引線縫合進(jìn)行電氣連接。與原來(lái)把引線框架布置在芯片

側(cè)面附近的結(jié)構(gòu)相比，在相同大小的封裝中容納的芯片達(dá)1mm左右寬度。

19、QUIP(quadin-linepackage)

第16頁(yè)共25頁(yè)

四列引腳直插式封裝，又稱QUIL(quadin-line)。引腳從封裝兩個(gè)側(cè)面引出，

每隔一根交錯(cuò)向下彎曲成四列。引腳中心距1.27mm,當(dāng)插入印刷基板時(shí)，插入

中心距就變成2.5mm。因此可用于標(biāo)準(zhǔn)印刷線路板。是比標(biāo)準(zhǔn)DIP更小的一種

封裝。日本電氣公司在臺(tái)式計(jì)算機(jī)和家電產(chǎn)品等的微機(jī)芯片中采用了些種封裝。

材料有陶瓷和塑料兩種。引腳數(shù)64。

20、SOPfsmallOut-Linepackage)

小外形封裝。表面貼裝型封裝之一，引腳從封裝兩側(cè)引出呈海鷗翼狀(L字

形材料有塑料和陶瓷兩種。另外也叫SOL(SmallOut-LineL-leadedpackage)>

DFPfdualflatpackage)NSOIC(smallout-lineintegratedcircuit)DSO(dualsmall

out-lint)國(guó)外有許多半導(dǎo)體廠家采用此名稱。

SOP除了用于存儲(chǔ)器LSI外，也廣泛用于規(guī)模不太大的ASSP等電路。在

輸入輸出端子不超過(guò)10?40的領(lǐng)域，SOP是普及最廣的表面貼裝封裝。引腳

中心距1.27mm,引腳數(shù)從8?44。

隨著SOP的發(fā)展逐漸派生出了：

引腳中心距小于1.27mm的SSOP(縮小型SOP);

裝配高度不到1.27mm的TSOP(薄小外形封裝)；

VSOP(甚小外形封裝);TSSOP(薄的縮小型SOP);

SOT(小外形晶體管);帶有散熱片的SOP稱為HSOP;

部分半導(dǎo)體廠家把無(wú)散熱片的SOP稱為SONF(SmallOut-LineNon-Fin);

部分廠家把寬體SOP稱為SOW(SmallOutlinePackage(Wide-Jype)

21^MFP(miniflatpackage)小形扁平封裝

笫17頁(yè)共25頁(yè)

SSOP

SOPEIAJTYPEII14L

塑料SOP或SSOP的別稱。部分半導(dǎo)體廠家采用的名稱。

22、SIMMfsinglein-linememorymodule)

知乎@前領(lǐng)問(wèn)/

SIMM(singlein-linememorymodule)

單列存貯器組件。只在印刷基板的一個(gè)側(cè)面附近配有電極的存貯器組件。

通常指插入插座的組件。標(biāo)準(zhǔn)SIMM有中心距為2.54mm的30電極和中心距

為1.27mm的72電極兩種規(guī)格。在印刷基板的單面或雙面裝有用SOJ封裝的

1兆位及4兆位DRAM的SIMM已經(jīng)在個(gè)人計(jì)算機(jī)、工作站等設(shè)備中獲得廣

泛應(yīng)用。至少有30?40%的DRAM都裝配在SIMM里。

23、DIMM(DualInlineMemoryModule)雙列直插內(nèi)存模塊

第18頁(yè)共25頁(yè)

0

DIMM(DuaIInlineMemoryModule)

與SIMM相當(dāng)類似，不同的只是DIMM的金手指兩端不像SIMM那樣是互

通的，它們各自獨(dú)立傳輸信號(hào)，因此可以滿足更多數(shù)據(jù)信號(hào)的傳送需要。同樣

采用DIMM,SDRAM的接口與DDR內(nèi)存的接口也略有不同，SDRAMDIMM為

168PEDIMM結(jié)構(gòu)，金手指每面為84Pin,金手指上有兩個(gè)卡口，用來(lái)避免插

入插槽時(shí)，錯(cuò)誤將內(nèi)存反向插入而導(dǎo)致燒毀;DDRDIMM則采用184PinDIMM結(jié)

構(gòu)，金手指每面有92Pin,金手指上只有一個(gè)卡口。卡口數(shù)量的不同，是二者最

為明顯的區(qū)別。

DDR2DIMM為240pinDIMM結(jié)構(gòu)，金手指每面有120PE,與DDRDIMM

一樣金手指上也只有一個(gè)卡口，但是卡口的位置與DDRDIMM稍微有一些不同,

因此DDR內(nèi)存是插不進(jìn)DDR2DIMM的，同理DDR2內(nèi)存也是插不進(jìn)DDRDIMM

的，因此在一些同時(shí)具有DDRDIMM和DDR2DIMM的主板上，不會(huì)出現(xiàn)將內(nèi)

存插錯(cuò)插槽的問(wèn)題。

24>SIP(singlein-linepackage)

笫19頁(yè)共25頁(yè)

0

SIPfsinglein-linepackage)

單列直插式封裝。歐洲半導(dǎo)體廠家多采用SIL(singlein-line)這個(gè)名稱。引

腳從封裝一個(gè)側(cè)面引111,排列成一條直線。當(dāng)裝配到印刷基板上時(shí)封裝呈側(cè)立

狀。引腳中心距通常為2.54mm,引腳數(shù)從2至23,多數(shù)為定制產(chǎn)品。封裝的

形狀各異。也有的把形狀與ZIP相同的封裝稱為SIP。

25、SMDfsurfacemountdevices)

0

SMDfsurfacemountdevices)

表面貼裝器件。偶而，有的半導(dǎo)體廠家把SOP歸為SMD。

第20頁(yè)共25頁(yè)

26、SOIfsmallout-lineI-leadedpackage）

I形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝雙側(cè)引出向下呈I

字形，中心距1.27mm。貼裝占有面積小于SOP。日立公司在模擬IC（電機(jī)驅(qū)動(dòng)

用⑹中采用了此封裝，引腳數(shù)26。

27、SOJ(SmallOut-LineJ-LeadedPackage)

s

SOJfSmallOut-LineJ-LeadedPackage）

J形引腳小外型封裝。表面貼裝型封裝之一。引腳從封裝兩側(cè)引出向下呈J

字形，故此得名。通常為塑料制品，多數(shù)用于DRAM和SRAM等存儲(chǔ)器LSI電

路，但絕大部分是DRAM。用SOJ封裝的DRAM器件很多都裝配在SIMM上。

引腳中心距1.27mm,引腳數(shù)從20至40（見SIMM）。

28、TOpackageTO型封裝

第21頁(yè)共25頁(yè)

它的底盤是一塊圓型金屬板，然后放上一片小玻璃并予加熱，使玻璃熔化

后把引線固定在孔眼，此孔眼和引線的組合稱為頭座，于是先在頭座上面鍍金,

則因集成電路切片的底面也是鍍金，所以可藉金，錯(cuò)焊胎予以焊接;焊接時(shí)，先

將頭座預(yù)熱，使置于其中的焊臘完全熔化，再將電路切片置于焊臘上，經(jīng)冷卻

后兩者就形成很好的接合。

??.先進(jìn)封裝大戰(zhàn)

臺(tái)積電在2011年就開始布局CoWoS了，并陸續(xù)獲得多個(gè)客戶訂單，但由

于報(bào)價(jià)昂貴，加上相應(yīng)的需求有限，因此，前些年的產(chǎn)能沒有明顯增加，但是,

進(jìn)入2023年以來(lái)，特別是AIGC需求爆發(fā)，臺(tái)積電開始大幅擴(kuò)建CoWoS產(chǎn)線。

目前，除了臺(tái)積電，英特爾、三星等芯片制造大廠也在加大先進(jìn)封裝投入力度。

英特爾方面，預(yù)計(jì)該公司最新先進(jìn)封裝服務(wù)將在2026年投入量產(chǎn)。不同于其它

競(jìng)爭(zhēng)對(duì)手主要采用硅制程的中間層技術(shù)，英特爾選擇用玻璃基板，其成本會(huì)相

對(duì)較高，業(yè)界采用該方案的廠商較少。對(duì)于趕超臺(tái)積電HBM先進(jìn)封裝技術(shù)最為

第22頁(yè)共25頁(yè)

積極的是三星。2021年，三星推出了2.5D封裝技術(shù)H-Cube。今年9月，據(jù)Etnews

報(bào)道，為了追上臺(tái)積電AI芯片的先進(jìn)封裝，三星將推出名為FO-PLP的2.5D封

裝技術(shù)。

據(jù)悉，F(xiàn)O-PLP可將處理器和H