數(shù)字電子技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋山東理工大學(xué)

數(shù)字電子技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋山東理工大學(xué)第一章單元測試

已知某電路的真值表如表所示，該電路的F的卡諾圖是（）

A:

B:

C:

D:

答案:

F=A+BD+CDE+D=（）

A:

B:

C:

D:

答案:

已知某電路的真值表如表所示，該電路的邏輯表達(dá)式F是（）

A:AB

B:1+A

C:

D:A+B

答案:AB

已知A、B、Y的波形如圖所示，實(shí)現(xiàn)Y=AB的波形為（）

A:

B:

C:

D:

答案:

已知函數(shù)F的卡諾圖，寫F的最簡的與或表達(dá)式為（）

A:

B:

C:

D:

答案:

邏輯圖的表達(dá)式

（）

A:錯(cuò)B:對(duì)

答案:對(duì)用卡諾圖化簡下列邏輯函數(shù)

，約束條件，卡諾圖為

最簡與或式為

（）

A:對(duì)B:錯(cuò)

答案:對(duì)用卡諾圖化簡下列邏輯函數(shù)

，卡諾圖為

最簡與或式為A（）

A:對(duì)B:錯(cuò)

答案:對(duì)十進(jìn)制數(shù)35的8421BCD碼是（）

A:01011111

B:00111001

C:00110101

D:01010111

答案:00110101

8421BCD碼是1001，對(duì)應(yīng)的十進(jìn)制數(shù)是（）

A:7

B:9

C:4

D:6

答案:9

第二章單元測試

以下電路中可以實(shí)現(xiàn)“線與”功能的有（）

A:或門

B:三態(tài)輸出門

C:集電極開路門

D:與非門

答案:集電極開路門

電路如圖所示，該電路是（）

A:或門

B:非門

C:與門

D:OC門

答案:與門

電路如圖所示，當(dāng)ui=0時(shí)，非門所帶的是（）負(fù)載

A:感性

B:電阻性

C:灌電流

D:拉電流

答案:拉電流

電路如圖所示，當(dāng)，F(xiàn)=（）

A:1

B:高阻

C:0

D:

答案:

電路如圖所示，二極管為理想二極管，當(dāng)ui=0.3V時(shí)，uo=（）V

A:3

B:0

C:2

D:5

答案:3

TTL與非門的多余輸入端可以接固定高電平。（）

A:錯(cuò)B:對(duì)

答案:對(duì)普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（）

A:對(duì)B:錯(cuò)

答案:對(duì)電路如圖所示，F(xiàn)的表達(dá)式為AB+CD。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)電路如圖所示，此電路是或非門。（）

A:錯(cuò)B:對(duì)

答案:對(duì)電路如圖所示為TTL門電路，當(dāng)電阻R=10KΩ，F(xiàn)=AB+C。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第三章單元測試

電路如圖所示，F(xiàn)的表達(dá)式為（）。

A:

B:

C:

D:

答案:

若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為（）位。

A:6

B:50

C:5

D:10

答案:6

一個(gè)16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個(gè)。

A:16

B:2

C:4

D:1

答案:4

電路如圖所示，F(xiàn)的表達(dá)式為（）。

A:

B:

C:

D:

答案:

電路如圖所示，Z的表達(dá)式為（）。

A:

B:

C:

D:

答案:

電路如圖所示，F(xiàn)的表達(dá)式為（）。

A:

B:

C:

D:

答案:

電路如圖所示，F(xiàn)的表達(dá)式為（）。

A:

B:

C:

D:

答案:

用三線-八線譯碼器74LS138和輔助門電路實(shí)現(xiàn)邏輯函數(shù)，應(yīng)（）。

A:

B:

C:

D:

答案:

譯碼器∕驅(qū)動(dòng)器7448直接驅(qū)動(dòng)共陰極數(shù)碼管，若A3A2A1A00001，YaYbYcYdYeYfYg=0101000（）。

A:錯(cuò)B:對(duì)

答案:錯(cuò)共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng)。（）。

A:對(duì)B:錯(cuò)

答案:對(duì)

第四章單元測試

在下列觸發(fā)器中，有約束條件的是（）。

A:主從JK觸發(fā)器

B:同步RS觸發(fā)器

C:主從D觸發(fā)器

D:邊沿D觸發(fā)器

答案:同步RS觸發(fā)器

下面由JK觸發(fā)器組成T’觸發(fā)器的是圖（）。

A:

B:

C:

D:

答案:

對(duì)于JK觸發(fā)器，若原態(tài)Qn=0，欲使次態(tài)Qn+1=1，應(yīng)使輸入jk=（）。

A:×0

B:.1×

C:×1

D:.0×

答案:.1×

欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D==（）。

A:

B:0

C:1

D:Q

答案:

對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

A:RS

B:Tˊ

C:T

D:D

答案:T

為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）

A:J=K=0

B:

C:J=K=D

D:J=1,K=1

答案:

電路為基本RS觸發(fā)器，X端為直接復(fù)位端。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)對(duì)邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時(shí)，狀態(tài)會(huì)翻轉(zhuǎn)一次。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)電路如圖所示，設(shè)觸發(fā)器為邊沿JK觸發(fā)器,觸發(fā)器初態(tài)為0。畫出在輸入信號(hào)A、B作用下，輸出Q的波形如圖所示。（）

A:錯(cuò)B:對(duì)

答案:對(duì)欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（）

A:J=K=0

B:J=Q,K=1

C:

D:J=1,K=1

答案:J=K=0

第五章單元測試

在某計(jì)數(shù)器的輸出端觀察到如下圖所示的波形，

試確定該計(jì)數(shù)器的模。（）

A:6

B:7

C:4

D:5

答案:6

電路如圖所示，

兩個(gè)74LS160構(gòu)成計(jì)數(shù)器，其計(jì)數(shù)長度為（）

A:256

B:60

C:100

D:128

答案:100

同步時(shí)序電路和異步時(shí)序電路比較，其差異在于后者（）

A:沒有統(tǒng)一的時(shí)鐘脈沖控制

B:沒有觸發(fā)器

C:沒有穩(wěn)定狀態(tài)

D:輸出只與內(nèi)部狀態(tài)有關(guān)

答案:沒有統(tǒng)一的時(shí)鐘脈沖控制

電路如圖所示，，所有的觸發(fā)器J接高電平，K接高電平，其計(jì)數(shù)長度為（）

A:16

B:6

C:8

D:7

答案:8

欲設(shè)計(jì)0，1，2，3，4，5，6，7這幾個(gè)數(shù)的計(jì)數(shù)器，如果設(shè)計(jì)合理，采用同步二進(jìn)制計(jì)數(shù)器，最少應(yīng)使用（）級(jí)觸發(fā)器。

A:2

B:8

C:3

D:4

答案:3

8位移位寄存器，串行輸入時(shí)經(jīng)（）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。

A:8

B:1

C:2

D:4

答案:8

電路如圖所示，由74LS161構(gòu)成計(jì)數(shù)器，其計(jì)數(shù)長度為（）

A:6

B:10

C:4

D:5

答案:5

電路如圖所示，

兩個(gè)74LS161和與非門構(gòu)成計(jì)數(shù)器，其計(jì)數(shù)長度為（）

A:22

B:64

C:35

D:21

答案:35

電路如圖所示，

其計(jì)數(shù)長度為為8。（）

A:對(duì)B:錯(cuò)

答案:對(duì)同步時(shí)序電路具有統(tǒng)一的時(shí)鐘CP控制。（）

A:對(duì)B:錯(cuò)

答案:對(duì)

第六章單元測試

一個(gè)容量為1K×8的存儲(chǔ)器有（）個(gè)存儲(chǔ)單元

A:8

B:8000

C:8192

D:10K

答案:8192

要構(gòu)成容量為4K×8的RAM，需要（）片容量為256×4的RAM。

A:2

B:8

C:4

D:32

答案:32

尋址容量為16K×8的RAM需要（）根地址線。

A:16K

B:16

C:4

D:14

E:8

答案:14

若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個(gè)，則它們的輸出線（即字線加位線）共有（）條。

A:32

B:256

C:16

D:8

答案:32

某存儲(chǔ)器如圖所示，

該存儲(chǔ)器的容量為（）。

A:4K×5

B:6K×8

C:5K×8

D:4K×8

答案:4K×8

采用對(duì)稱雙地址結(jié)構(gòu)尋址的1024×1的存儲(chǔ)矩陣有（）

A:5行5列

B:32行32列

C:10行10列

D:1024行1024列

答案:32行32列

欲將容量為128×1的RAM擴(kuò)展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為（）

A:1

B:8

C:2

D:3

答案:8

RAM的結(jié)構(gòu)如圖所示，

如輸入地址代碼A7A6A5A4A3A2A1A0=11110000，則行選線X0＝1、列選線Y15＝1，選中第X0行第Y15列的那個(gè)存儲(chǔ)單元。（）

A:對(duì)B:錯(cuò)

答案:對(duì)PROM的或陣列（存儲(chǔ)矩陣）是可編程陣列。（）

A:對(duì)B:錯(cuò)

答案:對(duì)電路如圖所示D1和D0的邏輯表達(dá)式為（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第七章單元測試

如圖，555定時(shí)器組成的是（）電路

A:施密特觸發(fā)器

B:D觸發(fā)器

C:多諧振蕩器

D:單穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)器

多諧振蕩器可產(chǎn)生（）

A:矩形脈沖

B:鋸齒波

C:三角波

D:正弦波

答案:矩形脈沖

石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（）

A:速度高

B:振蕩頻率穩(wěn)定

C:輸出波形邊沿陡峭

D:電路簡單

答案:振蕩頻率穩(wěn)定

如圖，555定時(shí)器組成的是（）電路

A:施密特觸發(fā)器

B:JK觸發(fā)器

C:多諧振蕩器

D:單穩(wěn)態(tài)觸發(fā)器

答案:多諧振蕩器

用555定時(shí)器組成施密特觸發(fā)器，當(dāng)輸入控制端CO（5腳）外接10V電壓時(shí)，回差電壓為（）

A:3.33V

B:6.66V

C:5V

D:10V

答案:5V

施密特觸發(fā)器可用于將三角波變換成正弦波。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)多諧振蕩器的輸出信號(hào)的周期與阻容元件的參數(shù)成正比。（）

A:對(duì)B:錯(cuò)

答案:對(duì)石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)電路如圖所示已知輸入電壓ui的波形，畫出輸出電壓uo的波形如圖所示（）

A:錯(cuò)B:對(duì)

答案:對(duì)555定時(shí)器組成的電路如圖所示，已知R1=10KΩ，R2=66KΩ，C=10uF。求出uo的周期約為5s（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第八章單元測試

一個(gè)無符號(hào)4位權(quán)電阻DAC，最低位處的電阻為40KΩ，則最高位處電阻為（）

A:5KΩ

B:20KΩ

C:.4KΩ

D:10KΩ

答案:5KΩ

4位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有（）種

A:2

B:1

C:8

D:4

答案:2

為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)，采樣頻率fs和輸入模擬信號(hào)的最高頻率的關(guān)系是（）

A:

B:

C:

D:

答案:

將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上斷續(xù)（離散）的模擬量的過程稱為（）

A:編碼

B:量化

C:保持

D:采樣

答案:采樣

用二進(jìn)制碼表示指定離散電平的過程稱為（）

A:保持

B:編碼

C:采樣

D:量化

答案:編碼

以下3種轉(zhuǎn)換器，（）是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最