數(shù)字電子技術(shù)基礎教案課程

第1講授課時間第1周一第1-2節(jié)課次1授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第一章§1.1-§1.5數(shù)制、碼制及常用編碼教學目的、要求（分掌握、熟悉、了解三個層次）：掌握數(shù)字信號與模擬信號的區(qū)別；幾種進制之間的轉(zhuǎn)換；熟悉幾種常用的編碼.教學重點及難點：進制之間的轉(zhuǎn)換;8421碼、余三碼、格雷碼的特點.教學基本內(nèi)容教學方法、教學手段及時間設計【引入新課】回憶計算機基礎中所講的二進制，引出本次課內(nèi)容。第一章數(shù)字電路基礎1.1概述模擬量：時間上、數(shù)量變化上都是連續(xù)的物理量；表示模擬量的信號叫做模擬信號；工作在模擬信號下的電子電路稱為模擬電路。數(shù)字量：時間上、數(shù)量變化上都是離散的物理量；表示數(shù)字量的信號叫做數(shù)字信號；工作在數(shù)字信號下的電子電路稱為數(shù)字電路。舉例(圖示)1.1.2數(shù)字電路的分類

微電子技術(shù)的迅猛發(fā)展導致了數(shù)字電路的飛速發(fā)展。

（1）按電路類型分類

1）組合邏輯電路輸出只與當時的輸入有關，如：編碼器、加減法器、比較器、數(shù)據(jù)選擇器。

2）時序邏輯電路輸出不僅與當時的輸入有關，還與電路原來的狀態(tài)有關。

如：觸發(fā)器、計數(shù)器、寄存器

（2）按集成度分類

SSI→MSI→LIS→VLSI（3）按半導體的導電類型分類

1）雙極型電路

2）單極型電路

1.1.3數(shù)字電路的優(yōu)點

(1)易集成化。兩個狀態(tài)“0”和“1”，對元件精度要求低(2)抗干擾能力強，可靠性高。信號易辨別不易受噪聲干擾。

(3)便于長期存貯。軟盤、硬盤、光盤。

(4)通用性強，成本低，系列多。

(5)保密性好。容易進行加密處理。1.2幾種常用的數(shù)制

數(shù)制：是指多位數(shù)碼中每一位的構(gòu)成方法及低位向相鄰高位的進位規(guī)則。

一、十進制1、表示法

2、特點

與同學討論二、八、十六進制的表示方法及特點二、二進制1、表示法

2、特點三、八進制和十六進制

1．八進制

逢八進一；系數(shù)0～7；基數(shù)8；權(quán)8n。

2．十六進制

逢十六進一；系數(shù)：0～9、A、B、C、D、E、F；基數(shù)16；權(quán)16n。1.3不同數(shù)制間的轉(zhuǎn)換

一、各種數(shù)制轉(zhuǎn)換成十進制

二進制、八進制、十六進制轉(zhuǎn)換成十進制時，只要將它們按權(quán)展開，求出各加權(quán)系數(shù)的和，便得到相應進制數(shù)對應的十進制數(shù)。

例題：二、十進制轉(zhuǎn)換為二進制

將十進制數(shù)整數(shù)部分轉(zhuǎn)換為二進制數(shù)采用“除2取法”；

將十進制小數(shù)部分轉(zhuǎn)換為二進制數(shù)采用“乘2取整法”。例題三、二進制與八進制、十六進制間相互轉(zhuǎn)換

1．二進制和八進制間的相互轉(zhuǎn)換

（1）二進制數(shù)轉(zhuǎn)換成八進制數(shù)。

二進制數(shù)轉(zhuǎn)換為八進制數(shù)的方法是：整數(shù)部分從低位開始，每三位二進制數(shù)為一組，最后不足三位的，則在高位加0補足三位為止；小數(shù)點后的二進制數(shù)則從高位開始，每三位二進制數(shù)為一組，最后不足三位的，則在低位加0補足三位，然后用對應的八進制數(shù)來代替，再按順序排列寫出對應的八進制數(shù)。

例1.1.2（2）八進制數(shù)轉(zhuǎn)換成二進制數(shù)。

將每位八進制數(shù)用三位二進制數(shù)來代替，再按原來的順序排列起來，便得到了相應的二進制數(shù)。

例1.1.32．二進制和十六進制間的相互轉(zhuǎn)換

（1）二進制數(shù)轉(zhuǎn)換成十六進制數(shù)。

二進制數(shù)轉(zhuǎn)換為十六進制數(shù)的方法是：整數(shù)部分從低位開始，每四位二進制數(shù)為一組，最后不足四位的，則在高位加0補足四位為止；小數(shù)部分從高位開始，每四位二進制數(shù)為一組，最后不足四位的，在低位加0補足四位，然后用對應的十六進制數(shù)來代替，再按順序?qū)懗鰧氖M制數(shù)。

例1.1.4十六進制數(shù)。

1.4二進制數(shù)的運算二進制數(shù)碼可表示數(shù)值大小→數(shù)值運算例1010（即算術(shù)運算）＋011010000不同的邏輯狀態(tài)→邏輯運算（按某種因果關系）幾個概念：原碼：二進制數(shù)碼的最高位增加符號位的數(shù)碼反碼：二進制數(shù)碼按位取反得到的數(shù)碼補碼：正數(shù)的補碼與原碼相同；負數(shù)的補碼等于它的反碼加1。1.5幾種常用的編碼：碼制：為了便于記憶和查找，在編制代碼時所遵循的規(guī)則。二-十進制編碼：用四位二進制數(shù)中的任意十種組合來表示一位十進制數(shù)，又稱BCD碼。常用的BCD碼有：8421碼、余3碼、循環(huán)碼、余3循環(huán)碼、2421碼、5421碼和5211碼等等，如表1-1所示

討論：碼的作用；BCD碼。

課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握幾種進制之間的轉(zhuǎn)換方法。多媒體教學（5分鐘）板書講授與多媒體教學相結(jié)合（15分鐘）板書講解與多媒體教學相結(jié)合（10分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：17頁1.2，1.5；18頁1.11，1.13板書設計：第一章數(shù)制和碼制1.1概述模擬量數(shù)字量1.2幾種常用的數(shù)制（1）數(shù)制（2）幾種常見的數(shù)制：十進制、二進制、八進制、十六進制1.3不同數(shù)制間的轉(zhuǎn)換十進制轉(zhuǎn)換成二進制十進制轉(zhuǎn)換成八進制十進制轉(zhuǎn)換成十六進制二進制轉(zhuǎn)化成十進制八進制轉(zhuǎn)化成十進制十六進制轉(zhuǎn)化成十進制二進制轉(zhuǎn)換成八進制八進制轉(zhuǎn)化成二進制二進制轉(zhuǎn)化成十六進制十六進制轉(zhuǎn)換成二進制1.4二進制數(shù)運算二進制數(shù)可以表示數(shù)制大小和邏輯狀態(tài)幾個概念：原碼、反碼及補碼1.5幾種常用的編碼碼制二-十進制編碼（BCD碼）參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第2講授課時間第1周一第1-2節(jié)課次2授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第二章§2.1-§2.3邏輯代數(shù)的基本運算、基本公式和基本定理教學目的、要求（分掌握、熟悉、了解三個層次）：1.熟練掌握基本邏輯運算和幾種常用復合導出邏輯運算；2.熟練運用真值表、邏輯式、邏輯圖來表示邏輯函數(shù)。教學重點及難點：三種基本邏輯運算和幾種導出邏輯運算；真值表、邏輯式、邏輯圖之間的相互轉(zhuǎn)換；將真值表轉(zhuǎn)換為邏輯式。教學基本內(nèi)容教學方法、教學手段及時間設計第2章邏輯代數(shù)基礎2.1概述

布爾：英國數(shù)學家，1941年提出變量“0”和“1”代表不同狀態(tài)。

本章主要介紹邏輯代數(shù)的基本運算、基本定律和基本運算規(guī)則，然后介紹邏輯函數(shù)的表示方法及邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法。邏輯代數(shù)有其自身獨立的規(guī)律和運算法則，而不同于普通代數(shù)。

2.2邏輯函數(shù)及其表示法

2.2.1基本邏輯函數(shù)及運算

1、與運算———所有條例都具備事件才發(fā)生

開關：“1”閉合，“0”斷開

燈：“1”亮，“0”滅真值表：把輸入所有可能的組合與輸出取值對應列成表。

邏輯表達式：L=K1*K2(邏輯乘)

邏輯符號：原有符號：討論與邏輯運算的邏輯口訣

邏輯功能口決：有“0”出“0”，全“1”出“1”。2、或運算———至少有一個條件具備，事件就會發(fā)生。邏輯表達式：L=K1+K2（邏輯加）

邏輯符號：討論或邏輯運算的邏輯口訣

邏輯功能口決：有“1”出“1”全“0”出“0”

3、非運算：—結(jié)果與條件相反邏輯表達式：邏輯符號：討論非邏輯運算的邏輯口訣2.2.2幾種導出的邏輯運算

一、與非運算、或非運算、與或非運算

二、異或運算和同或運算邏輯表達式：相同為“1”，不同為“0”2.2.3邏輯函數(shù)及其表示法一、邏輯函數(shù)的建立舉例子說明建立（抽象）邏輯函數(shù)的方法，加深對邏輯函數(shù)概念的理解。例2.2.1兩個單刀雙擲開關A和B分別安裝在樓上和樓下。上樓之前，在樓下開燈，上樓后關燈；反之下樓之前，在樓上開燈，下樓后關燈。試建立其邏輯式。表2.2.6例2.2.2比較A、B兩個數(shù)的大小二、邏輯函數(shù)的表示方法1．真值表

2．邏輯函數(shù)式

寫標準與-或邏輯式的方法是：

（l）把任意一組變量取值中的1代以原變量，0代以反變量，由此得到一組變量的與組合，如A、B、C三個變量的取值為110時，則代換后得到的變量與組合為AB。

（2）把邏輯函數(shù)值為1所對應的各變量的與組合相加，便得到標準的與-或邏輯式。3．邏輯圖

邏輯圖是用基本邏輯門和復合邏輯門的邏輯符號組成的對應于某一邏輯功能的電路圖。2.3邏輯代數(shù)的基本定律和規(guī)則2.3.1邏輯代數(shù)的基本公式

一、邏輯常量運算公式

表2.3.1邏輯常量運算公式變量A的取值只能為0或為1，分別代入驗證。討論：與、或、非；與非、或非、同或、異或邏輯的運算口訣、邏輯符號。課后小結(jié)：與、或、非；與非、或非、同或、異或邏輯的運算口訣、邏輯符號。多媒體教學（5分鐘）板書講授與多媒體教學相結(jié)合（15分鐘）板書講解與多媒體教學相結(jié)合（10分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：59頁2.5；61頁2.11；板書設計：第2章邏輯代數(shù)基礎

2.1概述

2.2邏輯函數(shù)及其表示法

2.2.1基本邏輯函數(shù)及運算

一、與邏輯

二、或邏輯

三、邏輯非

2.2.2幾種導出的邏輯運算

一、與非運算、或非運算、與或非運算

二、異或運算和同或運算

2.2.3邏輯函數(shù)及其表示法

一、邏輯函數(shù)的建立

二、邏輯函數(shù)的表示方法

1．真值表

2．邏輯函數(shù)式

3．邏輯圖參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第3講授課時間第2周一第1-2節(jié)課次3授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第二章§2.4-§2.5邏輯代數(shù)基礎教學目的、要求（分掌握、熟悉、了解三個層次）：掌握邏輯函數(shù)的表示方法和公式法化簡。教學重點及難點：1.三種基本邏輯運算和幾種導出邏輯運算；2.真值表、邏輯式、邏輯圖之間的相互轉(zhuǎn)換；3.將真值表轉(zhuǎn)換為邏輯式。教學基本內(nèi)容教學方法、教學手段及時間設計【復習提問】1.邏輯代數(shù)的基本定律2.邏輯代數(shù)的基本規(guī)則【引入新課】2.4邏輯代數(shù)的基本定律

一、代入規(guī)則

對于任一個含有變量A的邏輯等式，可以將等式兩邊的所有變量A用同一個邏輯函數(shù)替代，替代后等式仍然成立。這個規(guī)則稱為代入規(guī)則。代入規(guī)則的正確性是由邏輯變量和邏輯函數(shù)值的二值性保證的。

若兩函數(shù)相等，其對偶式也相等。（可用于變換推導公式）。

討論三個規(guī)則的正確性。2.5邏輯函數(shù)及其表達方法

邏輯函數(shù)：當輸入變量取值確定之后，輸出變量取值便隨之而定。因此，輸出變量和輸入變量之間是一種函數(shù)關系。邏輯函數(shù)的表示方法：邏輯真值表、邏輯函數(shù)式、邏輯圖、波形圖、卡諾圖和硬件描述語言。2.5.1邏輯函數(shù)的表示方法（1）邏輯真值表：由輸出變量取值與對應的輸入變量取值所構(gòu)成的表格。列寫方法是：a)找出輸入、輸出變量，并用相應的字母表示；b)邏輯賦值。c)列真值表。（2）邏輯函數(shù)式邏輯函數(shù)式：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關系用與、或、非等邏輯運算符號連接起來的式子，又稱函數(shù)式或邏輯式。（3）邏輯圖邏輯圖：是將邏輯函數(shù)中輸出變量與輸入變量之間的邏輯關系用與、或、非等邏輯符號表示出來的圖形。2.5.2邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換（1）真值表轉(zhuǎn)換為函數(shù)式a)找出真值表中使函數(shù)值為1的輸入變量取值；b）每個輸入變量取值都對應一個乘積項，變量取值為1，用原變量表示，變量取值為0，用反變量表示。c)將這些乘積項相加即可。（2）函數(shù)式轉(zhuǎn)換為 真值表首先在表格左側(cè)將個不同輸入變量取值依次按遞增順序列出來，然后將每組輸入變量取值代入函數(shù)式，并將得到的函數(shù)值對應地填在表格右側(cè)即可。（3）函數(shù)式轉(zhuǎn)換為邏輯圖將函數(shù)式轉(zhuǎn)換成邏輯圖的方法：從輸入到輸出分別用相應的邏輯符號取代函數(shù)式中的邏輯運算符號即可。（4）邏輯圖轉(zhuǎn)換為函數(shù)式將邏輯圖轉(zhuǎn)換成函數(shù)式的方法：從輸入到輸出分別用相應的邏輯運算符號取代邏輯圖中的邏輯符號即可。2.5.3邏輯函數(shù)的兩種標準形式（1）最小項和的形式最小項：設m為包含n個因子的乘積項，且這n個因子以原變量形式或者反變量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個最小項。最小項的編號規(guī)則：使最小項m值為1的輸入變量取值所對應的十進制數(shù)即為該最小項的編號。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，根據(jù)邏輯問題歸納出來的邏輯函數(shù)式往往不是最簡邏輯函數(shù)式，對邏輯函數(shù)進行化簡和變換，可以得到最簡的邏輯函數(shù)式和所需要的形式，設計出最簡潔的邏輯電路。這對于節(jié)省元器件，優(yōu)化生產(chǎn)工藝，降低成本和提高系統(tǒng)的可靠性，提高產(chǎn)品在市場的競爭力是非常重要的。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：62頁2.152.17；板書設計：邏輯代數(shù)的基本定理代入定理反演定理對偶定理邏輯函數(shù)及其表示方式邏輯函數(shù)的表示方法邏輯函數(shù)表示方法之間的相互轉(zhuǎn)換邏輯函數(shù)的兩種標準形式參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第4講授課時間第2周三第1-2節(jié)課次4授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第二章§2.6-§2.6邏輯函數(shù)的化簡方法教學目的、要求（分掌握、熟悉、了解三個層次）：1.掌握最小項的卡諾圖表示；

2.熟練運用卡諾圖化簡邏輯函數(shù)。教學重點及難點：1.用卡諾圖表示邏輯函數(shù)；

2.用卡諾圖化簡邏輯函數(shù)；

3.具有無關項的邏輯函數(shù)的化簡。教學基本內(nèi)容教學方法、教學手段及時間設計2.6邏輯函數(shù)的化簡方法2.6.1公式化簡法熟練運用所學基本公式和常用公式，將一個函數(shù)式化成最簡形式。與或式最簡形式的標準是：該與或式中包含的乘積項的個數(shù)不能再減少，且每個乘積項所包含的因子數(shù)也不能再減少。常用公式化簡法：并項法、吸收法、消因子法、消項法、配項法。2.6.2邏輯函數(shù)的卡諾圖化簡法相鄰最小項兩個最小項中只有一個變量互為反變量，其余變量均相同，稱為相鄰最小項，簡稱相鄰項。相鄰最小項重要特點：兩個相鄰最小項相加可合并為一項，

消去互反變量，化簡為相同變量相與。認識卡諾圖卡諾圖：是最小項按一定規(guī)律排列的方格圖，每個最小項占有一個小方格。邏輯相鄰：兩個最小項,只有一個變量的形式不同,其余的都相同。邏輯相鄰的最小項可以合并。邏輯函數(shù)的卡諾圖表示邏輯函數(shù)的卡諾圖化簡討論：用卡諾圖化簡邏輯函數(shù)以及具有無關項的邏輯函數(shù)的化簡。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，邏輯函數(shù)的幾種表示方法的相互轉(zhuǎn)換。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）教學互動（15分鐘）作業(yè)、習題、思考題、輔導等：62頁2.17(2)(4)；63頁2.18(1)(3)(5)(6),2.20(a)(c)；64頁2.22(1)(4),2.23(1)(3)板書設計：2.6邏輯函數(shù)的卡諾圖化簡法

2.6邏輯函數(shù)的化簡方法2.6.1公式化簡法2.6.2邏輯函數(shù)的卡諾圖化簡法1.認識卡諾圖2.邏輯函數(shù)的卡諾圖表示3.邏輯函數(shù)的卡諾圖化簡參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第5講授課時間第3周一第1-2節(jié)課次5授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第三章§3.1-§3.7門電路教學目的、要求（分掌握、熟悉、了解三個層次）：1.熟悉二、三極管的開關特性，掌握三極管導通、截止條件；

2.了解分立元件與門、或門、非門及與非門、或非門的工作原理和邏輯功能。教學重點及難點：重點：二、三極管的開關特性和開關等效電路。

難點：分立元件門電路的工作原理。教學基本內(nèi)容教學方法、教學手段及時間設計第3章門電路

本章主要講述數(shù)字電路的基本邏輯單元—門電路，有TTL邏輯門、MOS邏輯門。在討論半導體二極管和三極管及場效應管的開關特性基礎上，講解它們的電路結(jié)構(gòu)、工作原理、邏輯功能、電器特性等等，為以后的學習及實際使用打下必要基礎。本章重點討論TTL門電路和CMOS門電路。3.1概述1.門電路實現(xiàn)基本邏輯運算和復合運算的單元電路稱為門電路，常用的門電路有非門、與非門、或非門、異或門、與或非門等。2.正負邏輯系統(tǒng)(1)正邏輯在二值邏輯中，如果用高電平表示邏輯“1”，低電平表示邏輯“0”，在這種規(guī)定下的邏輯關系稱為正邏輯。(2)負邏輯：在二值邏輯中，如果用高電平表示邏輯“0”，低電平表示邏輯“1”，在這種規(guī)定下的邏輯關系稱為負邏輯，正負邏輯式互為對偶式，即若給出一個正邏輯的邏輯式，則對偶式即為負邏輯的邏輯式，如正邏輯為或門，即Y=A+B，對偶式為YD＝AB。3.高低電平的實現(xiàn)在數(shù)字電路中，輸入輸出都是二值邏輯，其高低電平用“0”和“1”表示。其高低電平的獲得是通過開關電路來實現(xiàn)，如二極管或三極管電路組成。其原理為：當開關S斷開時，輸出電壓vo＝Vcc，為高電平“1”；當開關S閉合時，輸出電壓vo＝0，為低電平“0”；若開關由三極管構(gòu)成，則控制三級管工作在截止和飽和狀態(tài)，就相當開關S的斷開和閉合。3.2半導體二極管門電路1.穩(wěn)態(tài)開關特性2.二極管動態(tài)特性當電路處于動態(tài)狀態(tài)，即二極管兩端電壓突然反向時，半導體二極管所呈現(xiàn)的開關特性稱為動態(tài)開關特性（簡稱動態(tài)特性）。這是由于在輸入電壓轉(zhuǎn)換狀態(tài)的瞬間，二極管由反向截止到正向?qū)〞r，內(nèi)電場的建立需要一定的時間，所以二極管電流的上升是緩慢的；當二極管由正向?qū)ǖ椒聪蚪刂箷r，二極管的電流迅速衰減并趨向飽和電流也需要一定的時間。由于時間很短，在示波器是無法看到的。二極管與門當A、B中有一個是低電平0V時，至少有一個二極管導通，使得輸出Y的電壓為0.7V，為低電平；只有A、B中都加高電平3V時，兩個二極管同時導通，使得輸出Y為3.7V，為高電平。二極管或門二極管或門電路如圖3.2.5，當A、B中有一個是高電平3V時，至少有一個二極管導通，使得輸出Y的電壓為2.3V，為高電平；只有A、B中都加低電平0V時，兩個二極管同時截止，使得輸出Y為0V，為低電平。MOS管(絕緣柵）的開關特性MOS管的類型和符號a.增強型NMOSb.增強型PMOSc.耗盡型NMOSd.耗盡型PMOS討論：二、三極管的開關特性和開關等效電路。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握二、三極管的開關特性，掌握三極管導通、截止條件。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：151頁3.6；152頁3.8；153頁3.10；板書設計：3.1概述1.門電路2.正負邏輯系統(tǒng)(1)正邏輯(2)負邏輯：3.2半導體二極管門電路1.穩(wěn)態(tài)開關特性2.二極管動態(tài)特性MOS管(絕緣柵）的開關特性MOS管的類型和符號a.增強型NMOSb.增強型PMOSc.耗盡型NMOSd.耗盡型PMOS參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第6講授課時間第3周三第1-2節(jié)課次6授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第三章§3.3-§3.5門電路教學目的、要求（分掌握、熟悉、了解三個層次）：掌握TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。教學重點及難點：重點：熟悉TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。；

難點：TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。教學基本內(nèi)容教學方法、教學手段及時間設計3.3CMOS門電路利用PMOS管和NMOS管兩者特性能相互補充的特點而做成的互補對稱MOS反相器，簡稱CMOS反相器。一、工作原理二、CMOS反相器的主要特性①靜態(tài)功耗極低；②抗干擾能力強；③電源利用率高，且有較大的允許范圍；④輸入阻抗高，帶負載能力強；⑤電壓傳輸特性接近理想開關。3.3.5其他類型的CMOS邏輯門電路一、CMOS與非門、或非門1.與非門2或非門二、CMOS傳輸門三、CMOS三態(tài)門四、漏極開路輸出門電路（OD門）3.3.6CMOS電路的正確使用一、輸入端的靜電保護①在存貯和運輸CMOS器件時不要使用易產(chǎn)生靜電高壓的化工材料和化纖織物包裝，最耗采用金屬屏蔽層作包裝材料；②組裝調(diào)試時，應使電烙鐵和其他工具、儀表、工作臺面等良好接地。必要時帶防靜電手鐲；③不用的輸入端不應懸空。二、輸入端加過流保護①輸入端接低內(nèi)阻信號源時，應在輸入端與信號源之間串進保護電阻；②輸入端接有大電容時，應在輸入端與電容之間接入保護電阻；③輸入端接長線時，應在門電路的輸入端接入保護電阻。/因長線上不可避免地伴有分布電容、分布電感，信號突變時可能產(chǎn)生正、負振蕩的脈沖。根據(jù)經(jīng)驗：RP=VDD/1mA，且當長度大于10米后，每增加10米，RP的值應增加1KΩ。集成邏輯門多余輸入端的處理:一般不讓多余的輸入端懸空，以防引入干擾信號，尤其對CMOS器件輸入端懸空可能因柵極感應靜電電壓而將管子擊穿損壞。所以在帶載能力允許的情況下，一般均可把多余的輸入端和該電路的輸入信號并接使用，以增加邏輯可靠性。3.3.7CMOS數(shù)字集成電路的各種系列已生產(chǎn)的標準化、系列化產(chǎn)品：4000系列HC/HCT系列：為高速CMOS系列AHC/AHCT：為改進的高速CMOS系列VHC/VHCTLVC：為低壓CMOS系列ALVC：為改進的低壓CMOS系列3.5TTL門電路TTL與非門的工作原理1.TTL與非門的典型電路2.工作原理當輸入端A、B、C中，只要有一個輸入信號為低電平0.3V時，則相對的發(fā)射結(jié)導通，使T1管的基極電位被箝制到1V，T2管截止，故T4也截止。T3、D4管導通，輸出高電平。即輸入端A、B、C中至少有一個為低電平時，輸出端F為高電平。當輸入端A、B、C全為高電平，T1管的基極電位升高，T1管的集電結(jié)、T2和T4管的發(fā)射結(jié)正向偏置而導通，致使T3管微導通，D4管截止。即輸入端全為高電平時，輸出端為低電平。所以該門是一個與非門。二、TTL與非門的電壓傳輸特性及抗干擾能力1.電壓傳輸特性電壓傳輸特性分為四個區(qū)段：截止區(qū)、線性區(qū)、轉(zhuǎn)折區(qū)和飽和區(qū)。2.抗干擾能力TTL與非門在實際應用時，輸入端有時會出現(xiàn)干擾電壓疊加在輸入信號上。當干擾電壓VN超過一定數(shù)值時就會破壞與非門輸出的邏輯狀態(tài)。通常把不會破壞與非門輸出邏輯狀態(tài)所允許的干擾電壓值叫做抗干擾能力。干擾電壓亦稱噪聲，抗干擾能力也稱噪聲容限。三、TTL與非門的電氣性能四、TTL與非門動態(tài)特性3.5.5其它類型的TTL門電路1．TTL或非門2．TTL異或門3.OC門的應用討論：TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握TTL集成邏輯門電路的結(jié)構(gòu)、工作原理和外部特性。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：151頁3.5,3.7(a)(c)(d),152頁3.8；板書設計：3.3CMOS門電路3.3.2COM反相器的工作原理一、工作原理二、CMOS反相器的主要特性3.3.5其他類型的CMOS邏輯門電路一、CMOS與非門、或非門二、CMOS傳輸門三、CMOS三態(tài)門四、漏極開路輸出門電路（OD門）3.3.6CMOS電路的正確使用3.3.7CMOS數(shù)字集成電路的各種系列TTL門電路一、TTL與非門的工作原理1.TTL與非門的典型電路2.工作原理二、TTL與非門的電壓傳輸特性及抗干擾能力1.電壓傳輸特性2.抗干擾能力三、TTL與非門的電氣性能四、TTL與非門動態(tài)特性3.5.5其它類型的TTL門電路1．TTL或非門2．TTL異或門3.OC門的應用參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第7講授課時間第四周一第1-2節(jié)課次7授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第四章§4.1-§4.2組合邏輯電路教學目的、要求（分掌握、熟悉、了解三個層次）：掌握組合電路的分析方法和設計方法教學重點及難點：組合電路的分析方法。教學基本內(nèi)容教學方法、教學手段及時間設計4.1概述組合邏輯電路：在任何時刻的輸出狀態(tài)只取決于這一時刻的輸入狀態(tài)，而與電路的原來狀態(tài)無關的電路。

生活中組合電路的實例（電子密碼鎖，銀行取款機等）

電路結(jié)構(gòu)：由邏輯門電路組成。

電路特點：沒有記憶單元，沒有從輸出反饋到輸入的回路。

4.2.1組合邏輯電路的分析方法一、基本分析方法

分析：給定邏輯電路→邏輯功能。步驟：

1．給定邏輯電路→輸出邏輯函數(shù)式

一般從輸入端向輸出端逐級寫出各個門輸出對其輸入的邏輯表達式，從而寫出整個邏輯電路的輸出對輸入變量的邏輯函數(shù)式。必要時，可進行化簡，求出最簡輸出邏輯函數(shù)式。

2．列真值表

將輸入變量的狀態(tài)以自然二進制數(shù)順序的各種取值組合代入輸出邏輯函數(shù)式，求出相應的輸出狀態(tài)，并填入表中，即得真值表。

3．分析邏輯功能

通常通過分析真值表的特點來說明電路的邏輯功能。二、分析舉例[例3.1.1]分析圖3.1.1所示邏輯電路的功能。

解：分析步驟

（1）輸出邏輯函數(shù)表達式（逐級寫，并且變成便于寫真值表的形式）

（2）列真值表。將A、B、C各種取值組合代入式中，可列出真值表。

（3）邏輯功能分析。

由真值表可看出：在輸入A、B、C三個變量中，有奇數(shù)個1時，輸出Y為1，否則Y為0，因此，圖3.2.1所示電路為三位判奇電路，又稱為奇校驗電路。歸納總結(jié)：1各步驟間不一定每步都要，如：

省略化簡（本已經(jīng)成為最簡）

由表達式直接概述功能，不一定列真值表。

2不是每個電路均可用簡煉的文字來描述其功能。如Y=AB+CD

4..2.2組合邏輯電路的設計方法

一、基本設計方法

設計：設計要求→邏輯圖。步驟（與分析相反）:

1．分析設計要求→列真值表

根據(jù)題意設輸入變量和輸出函數(shù)并邏輯賦值，確定它們相互間的關系，

然后將輸入變量以自然二進制數(shù)順序的各種取值組合排列，列出真值表。

2．根據(jù)真值表→寫出輸出邏輯函數(shù)表達式

3．對輸出邏輯函數(shù)進行化簡

代數(shù)法或卡諾圖法

4．根據(jù)最簡輸出邏輯函數(shù)式→畫邏輯圖。

最簡與一或表達式、與非表達式、或非表達式、與或非表達式、其它表達式二、設計舉例1．單輸出組合邏輯電路的設計［例3.1.2］設計一個A、B、C三人表決電路。當表決某個提案時，多數(shù)人同意，提案通過，同時A具有否決權(quán)。用與非門實現(xiàn)。

解：設計步驟

（1）真值表

設A、B、C三個人，表決同意用1表示，不同意時用0表示；

Y為表決結(jié)果，提案通過用1表示，通不過用0表示，

同時還應考慮A具有否決權(quán)。

（3）畫邏輯圖2．多輸出組合邏輯電路的設計［例3.1.3］設計一個將余3碼變換為8421BCD碼的組合邏輯電路。

解：設計步驟

（1）真值表（2）化簡

（3）畫邏輯圖討論：組合電路的分析方法和設計方法。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握組合電路的分析方法和設計方法。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：231頁4.124.15；板書設計：4.1概述

4.2.1組合邏輯電路的分析方法一、基本分析方法二、分析舉例

4..2.2組合邏輯電路的設計方法

一、基本設計方法二、設計舉例1．單輸出組合邏輯電路的設計2．多輸出組合邏輯電路的設計

（1）真值表（2）化簡

（3）畫邏輯圖參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第8講授課時間第四周三第1-2節(jié)課次8授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第三章§4.3-§4.3邏輯代數(shù)基礎教學目的、要求（分掌握、熟悉、了解三個層次）：了解編碼器、譯碼器的工作原理，掌握其應用。教學重點及難點：重點：CMOS集成邏輯門電路的結(jié)構(gòu)及原理。

難點：MOS集成邏輯門電路的原理。教學基本內(nèi)容教學方法、教學手段及時間設計4.3.1二進制編碼器

一、二進制編碼器：用n位二進制代碼對個信號進行編碼的電路。

二、電路圖：所下圖所示為3位二進制編碼器。

輸入：I0～I7為8個需要編碼的信號

輸出：Y2、Y1、Y0為三位二進制代碼

由于該編碼器有8個輸入端，3個輸出端，故稱8線一3線編碼器。三、輸出邏輯函數(shù)提問：為什么I0未畫在圖中，且未出現(xiàn)在表達式中？

或者：一般編碼器輸入的編碼信號為什么是相互排斥的？

編碼器在任何時刻只能對一個輸入信號進行編碼，不允許有兩個或兩個以上的輸入信號同時請求編碼，否則輸出編碼會發(fā)生混亂。這就是說，I0、I1……I7這8個編碼信號是相互排斥的。在I1～I7為0時，輸出就是的編碼，故未畫。

四、真值表。五、分析

輸入信號為高電平有效（有效：表示有編碼請求）

輸出代碼編為原碼（對應自然二進制數(shù)）

4.3.2譯碼器

課堂討論：日常生活中什么地方用到了譯碼器？

譯碼是編碼的逆過程。

譯碼：將表示特定意義信息的二進制代碼翻譯出來。

譯碼器：實現(xiàn)譯碼功能的電路。

二進制譯碼原則：用n位二進制代碼可以表示個信號

則，對n位代碼譯碼時，應由來確定譯碼信號位數(shù)N。

提問：8位電話號碼能供多少用戶使用？（電話號碼為十進制）

一、二進制譯碼器：將輸入二進制代碼譯成相應輸出信號的電路。二、MSI譯碼器CT74LS138

由于它有3個輸入端、8個輸出端，因此，又稱3線一8線譯碼器。

1．邏輯圖。輸入端：A2、A1、A0，為二進制代碼；

輸出端：，低電平有效；

使能端：STA（高電平有效）、（低電平有效）和（低電平有效），

且。

2．真值表。

表6.4.13線一8譯碼器CT74LS138的真值表現(xiàn)代教學方法與手段：用DLCCAI演示MSI器件74LS138的功能。（5分鐘）

3．邏輯功能：

（1）當STA＝0，或+=1時，EN＝0，譯碼器禁止譯碼，輸出都為高電平1。

（2）當STA＝1且+=1時，EN＝1，譯碼器工作，輸出低電平0有效。

這時，譯碼器輸出由輸入二進制代碼決定

輸出邏輯函數(shù)式為4．全譯碼器：二進制譯碼器的輸出將輸入二進制代碼的各種狀態(tài)都譯出來了。因此，二進制譯碼器又稱全譯碼器，它的輸出提供了輸入變量的全部最小項。

5．功能擴展：用兩片CT74LS138組成4線一16線譯碼器。（利用使能端）

CT74LS138（1）為低位片，CT74LS138（2）為高位片。并將高位片的STA和低位片的相連作A3，同時將低位片的和高位片、相連作使能端E，便組成了4線一16線譯碼器。工作情況如下。

當E＝1時，兩個譯碼器都不工作，輸出都為高電平1。

當E＝1時，譯碼器工作。

（1）當A3＝0時，低位片CT74LS138(1)工作，這時，輸出由輸入二進制代碼A2A1A0決定。由于高位片CT74LS138（2）的STA＝A3＝0而不能工作，輸出都為高電平1。

（2）當A3＝1時，低位片CT74LS138（l）的=A3=1不工作，輸出都為高電平1。高位片CT74LS138（2）的STA＝A3＝1，==0，處于工作狀態(tài)，輸出由輸入二進制A2A1A0決定。五、二－十進制譯碼器

提問：若要對8421BCD碼進行譯碼，輸出信號應有多少個？

一、二一十進制譯碼器：將4位BCD碼的十組代碼翻譯成0～9十個對應輸出信號的電路。

由于它有4個輸入端，十個輸出端，所以，又稱4線一10線譯碼器。

二、4線一10線譯碼器CT74LS42

輸入端：A3、A2、A1、A0，為4位8421BCD碼

輸出端：，低電平有效。

2．真值表（代碼1010～1111沒有使用，稱作偽碼。）3．邏輯函數(shù)式

由式可知，當輸入偽碼1010～1111時，輸出都為高電平1，不會出現(xiàn)低電平0。因此，譯碼器不會產(chǎn)生錯誤譯碼。

4．功能變化：CT74LS42可作3線—8線譯碼器：輸出不用，并將作使能端使用。

6.4.4用譯碼器實現(xiàn)組合邏輯函數(shù)

一、實現(xiàn)原理：

提問：

邏輯函數(shù)的標準最小項之和式？

譯碼器CT74LS138的輸出邏輯函數(shù)式？

由于二進制譯碼器的輸出為輸入變量的全部最小項，即每一個輸出對應一個最小項

Yi=mi（譯碼器輸出高電平）

（譯碼器輸出低電平）而任何一個n位變量的邏輯函數(shù)都可變換為最小項之和的標準式

，的取值為0或1，

因此，用譯碼器和門電路可實現(xiàn)任何單輸出或多輸出的組合邏輯函數(shù)。

當譯碼器輸出低電平時，多選用與非門；當輸出為高電平時，多選用或門。討論：編碼器、譯碼器的應用。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點了解編碼器、譯碼器的工作原理，掌握其應用。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（10分鐘）作業(yè)、習題、思考題、輔導等：210頁4.3,4.5；板書設計：一、普通編碼器二、優(yōu)先編碼器4.3.2譯碼器

一、二進制譯碼器

1．邏輯圖。

2．真值表。

3．邏輯功能：

4．全譯碼器：

5．功能擴展

三、二－十進制譯碼器

參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第9講授課時間第五周三第1-2節(jié)課次9授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第四章§4.3-§4.3組合邏輯電路教學目的、要求（分掌握、熟悉、了解三個層次）：1．掌握四選一、八選一的邏輯功能，對應MSI器件的使用；

2．掌握用數(shù)據(jù)選擇器實現(xiàn)組合函數(shù)的方法；3.掌握半加器，全加器的邏輯功能、邏輯符號。

教學重點及難點：數(shù)據(jù)選擇器的邏輯功能及其實現(xiàn)組合函數(shù)的方法。教學基本內(nèi)容教學方法、教學手段及時間設計4.3.3數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器的工作原理數(shù)據(jù)選擇其就是在數(shù)字信號的傳輸過程中，從一組數(shù)據(jù)中選出某一個來送到輸出端，也叫多路開關。二、用數(shù)據(jù)選擇器設計組合邏輯電路4.3.4加法器一、1位加法器

1.半加器

1．只考慮兩個一位二進制數(shù)的相加，而不考慮來自低位進位數(shù)的運算電路，稱為半加器。

如在第i位的兩個加數(shù)Ai和Bi相加，它除產(chǎn)生本位和數(shù)Si之外，還有一個向高位的進位數(shù)。因此，

輸入信號：加數(shù)Ai，被加數(shù)Bi

輸出信號：本位和Si，向高位的進位Ci

2．真值表

根據(jù)二進制加法原則（逢二進一），得以下真值表。4．邏輯電路：由一個異或門和一個與門組成。

如圖6.6.1（a）所示。

5．邏輯符號2.全加器不僅考慮兩個一位二進制數(shù)相加，而且還考慮來自低位進位數(shù)相加的運算電路，稱為全加器。

如在第i位二進制數(shù)相加時，被加數(shù)、加數(shù)和來自低位的進位數(shù)分別為Ai、Bi、Ci-1，輸出本位和及向相鄰高位的進位數(shù)為Si、Ci。因此，

輸入信號：加數(shù)Ai、被加數(shù)Bi、來自低位的進位Ci-1

輸出信號：本位和Si，向高位的進位Ci

真值表Si和Ci的卡諾圖，如圖6.6.2所示。邏輯函數(shù)表達式

邏輯圖，如圖6.6.3（a）所示。邏輯符號二、多位加法器1．含義：實現(xiàn)多位加法運算的電路，稱為加法器。

2．進位方法：

⑴串行進位

圖6.6.4所示為由4個全加器組成的4位串行進位的加法器。

低位全加器輸出的進位信號依次加到相鄰高位全加器的進位輸入端CI。最低位的進位輸入端CI接地。

顯然，每一位的相加結(jié)果必須等到低一位的進位信號產(chǎn)生后才能建立起來。

主要缺點：運算速度比較慢。

優(yōu)點：電路比較簡單。

⑵超前進位加法器

主要優(yōu)點：運算速度較高。討論：多位加法器實現(xiàn)進位的兩種方法。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握半加器，全加器的邏輯功能、邏輯符號。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：248頁4.164.17；板書設計：4.3.3數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器的工作原理二、用數(shù)據(jù)選擇器設計組合邏輯電路4.3.4加法器一、1位加法器

1.半加器

2.全加器

二、多位加法器

參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第10講授課時間第五周三第1-2節(jié)課次10授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第五章§4.3-§4.3組合邏輯電路教學目的、要求（分掌握、熟悉、了解三個層次）：1.掌握數(shù)值比較器的邏輯功能。教學重點及難點：掌握數(shù)值比較器的邏輯功能。教學基本內(nèi)容教學方法、教學手段及時間設計4.3.5數(shù)值比較器用于比較兩個數(shù)大小或相等的電路，稱為數(shù)值比較器。一、1位數(shù)值比較器

1．數(shù)值比較的含義

一位二進制數(shù)A和B進行比較的電路。比較結(jié)果有三種情況。

二、多位數(shù)值比較器

多位二進制數(shù)如何比較大??？

如兩個4位二進制數(shù)A＝A3A2A1A0和B＝B3B2B1B0進行比較時，則需從高位到低位逐位進行比較。MSI器件：CMOS4位數(shù)值比較器CC14585

MSI器件如何查手冊了解其功能并應用？

1．邏輯圖（教材中圖6.6.5所示，了解，不需記憶）

3．使用方法

（1）只比較兩個4位二進制數(shù)時

用一片CC14585即可，將擴展端I(A<B)接低電平，I(A>B)和I(A=B)接高電平。

（2）當比較兩個4位以上8位以下的二進制數(shù)時

需兩片CC14585，要用擴展端。

應先比較兩個高4位的二進制數(shù)，在高位數(shù)相等時，才能比較低4位數(shù)。只有在兩個4位二進制數(shù)相等時，輸出才由I(A<B)、I(A>B)、I(A=B)決定。

圖6.6.6所示為用兩片CC14585組成的8位數(shù)值比較器。

將低位片的I(A<B)接低電平0，I(A>B)和I(A=B)接高電平1。

將低位片的CC14585（1）的輸出比較結(jié)果I(A<B)和I(A=B)與高位片CC14585（2）的擴展端I(A<B)和I(A=B)相連。討論：掌握數(shù)值比較器的邏輯功能。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握數(shù)值比較器的邏輯功能。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：213頁4.194.20；板書設計：4.3.5數(shù)值比較器一、1位數(shù)值比較器二、多位數(shù)值比較器參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第11講授課時間第六周一第1-2節(jié)課次11授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第五章§5.1-§5.3觸發(fā)器教學目的、要求（分掌握、熟悉、了解三個層次）：掌握基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點。教學重點及難點：掌握基本RS觸發(fā)器的電路結(jié)構(gòu)與動作特點。教學基本內(nèi)容教學方法、教學手段及時間設計第五章觸發(fā)器本章介紹構(gòu)成時序邏輯電路的最基本部件－雙穩(wěn)態(tài)觸發(fā)器，重點介紹各觸發(fā)器的結(jié)構(gòu)、工作原理、動作特點，以及觸發(fā)器從功能上的分類及相互間的轉(zhuǎn)換。5.1概述首先從組成各類觸發(fā)器的基本部分－SR鎖存器入手，介紹觸發(fā)器的結(jié)構(gòu)、邏輯功能、動作特點，在基礎上介紹JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等，給出觸發(fā)器的描述方程。本章重點是各觸發(fā)器的功能表、邏輯符號、觸發(fā)電平、狀態(tài)方程的描述等。1.觸發(fā)器：能夠存儲1位二值信號的基本單元電路。2.觸發(fā)器的特點：具有兩個能自行保持的穩(wěn)定狀態(tài)，用來表示邏輯狀態(tài)的0和1,或二進制數(shù)的0和1;b.根據(jù)不同的輸入信號可以置1或0.3.分類：按觸發(fā)方式：電平觸發(fā)器、脈沖觸發(fā)器和邊沿觸發(fā)器按邏輯功能方式：SR鎖存器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器按結(jié)構(gòu)：基本SR鎖存器、同步SR觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿觸發(fā)器等5.2SR鎖存器SR鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構(gòu)成的基本部件，也是最簡單的一種觸發(fā)器。它的輸入信號直接作用在觸發(fā)器，無需觸發(fā)信號。一、電路結(jié)構(gòu)與工作原理由或非門構(gòu)成：由與非門構(gòu)成：動作特點在任何時刻，輸入都能直接改變輸出的狀態(tài)。討論：掌握數(shù)值比較器的邏輯功能。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點重點講分析方法，設計方法自然引入。講解中注意闡明分析、設計思想，然后通過一定量的例題說明方法，最后歸納總結(jié)。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：248頁5.15.4；板書設計：5.1概述1.觸發(fā)器2.觸發(fā)器的特點3.分類5.2SR鎖存器一、電路結(jié)構(gòu)與工作原理1.由或非門構(gòu)成2.由與非門構(gòu)成二、動作特點參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第12講授課時間第六周三第1-2節(jié)課次3授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第五章§5.4-§5.6時序邏輯電路教學目的、要求（分掌握、熟悉、了解三個層次）：掌握JK、D、T觸發(fā)器的結(jié)構(gòu)、工作原理與動作特點、掌握觸發(fā)器的功能及描述方法。教學重點及難點：掌握JK、D、T觸發(fā)器的結(jié)構(gòu)、工作原理與動作特點、掌握觸發(fā)器的功能及描述方法。教學基本內(nèi)容教學方法、教學手段及時間設計5.4脈沖觸發(fā)的觸發(fā)器為了避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，希望在每個CLK期間輸出端的狀態(tài)只改變一次，則在電平觸發(fā)的觸發(fā)器的基礎上設計出脈沖觸發(fā)的觸發(fā)器。一、電路結(jié)構(gòu)與工作原理脈沖觸發(fā)的SR觸發(fā)器（主從SR觸發(fā)器）（Master－SlaveSRFlip－Flop）：脈沖觸發(fā)的SR觸發(fā)器是由兩個同樣的電平觸發(fā)SR觸發(fā)器組成①在CLK＝1時，主觸發(fā)器按S、R變化，而從觸發(fā)器保持狀態(tài)不變；②在CLK由10（下降沿），主觸發(fā)器保持，從觸發(fā)器隨主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，故在CLK的一個周期內(nèi)，觸發(fā)器的輸出狀態(tài)之可能改變一次.2主從JK觸發(fā)器為了使主從SR觸發(fā)器在S＝R＝1時也有確定的狀態(tài)，則將輸出端Q和Q反饋到輸入端，這種觸發(fā)器稱為JK觸發(fā)器（簡稱JK觸發(fā)器）。實際上這對反饋線通常在制造集成電路時內(nèi)部已接好。工作原理：主觸發(fā)器保持原態(tài)，則觸發(fā)器（從觸發(fā)器）也保持原態(tài)二、脈沖觸發(fā)方式的動作特點1.分兩步動作：第一步在CLK＝1時，主觸發(fā)器受輸入信號控制，從觸發(fā)器保持原態(tài)；第二步在CLK到達后，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)，故觸發(fā)器輸出狀態(tài)只能改變一次；2.主從JK觸發(fā)器在CLK＝1期間，主觸發(fā)器只可能翻轉(zhuǎn)一次，因為受到反饋回來的輸出端的影響，故在CLK＝1期間若輸入發(fā)生變化時，要找出CLK來到前的Q狀態(tài)，決定Q*5.5邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點由于JK觸發(fā)器存在一次變化問題，所以抗干擾能力差。為了提高觸發(fā)器工作的可靠性，希望觸發(fā)器的次態(tài)（新態(tài)）僅決定于CLK的下降沿（或上升沿）到達時刻的輸入信號的狀態(tài)，與CLK的其它時刻的信號無關。這樣出現(xiàn)了各種邊沿觸發(fā)器。現(xiàn)在有利用CMOS傳輸門的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器以及利用二極管進行電平配置的邊沿觸發(fā)器等等幾種。電路結(jié)構(gòu)和工作原理利用CMOS傳輸門的邊沿觸發(fā)器討論：掌握JK、D、T觸發(fā)器的結(jié)構(gòu)、工作原理與動作特點、掌握觸發(fā)器的功能及描述方法。課后小結(jié)：顧本節(jié)課主要內(nèi)容，重點掌握JK、D、T觸發(fā)器的結(jié)構(gòu)、工作原理與動作特點、掌握觸發(fā)器的功能及描述方法，最后歸納總結(jié)。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：519頁5.4；520頁5.12；板書設計：5.4脈沖觸發(fā)的觸發(fā)器一、電路結(jié)構(gòu)與工作原理二、脈沖觸發(fā)方式的特點5.5邊沿觸發(fā)器的電路結(jié)構(gòu)與動作特點一、電路結(jié)構(gòu)和工作原理二、利用CMOS傳輸門的邊沿觸發(fā)器參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第13講授課時間第七周一第1-2節(jié)課次13授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第六章§6.1-§6.2時序電路的分析方法教學目的、要求（分掌握、熟悉、了解三個層次）：掌握時序電路的分析方法。教學重點及難點：時序電路的分析方法。教學基本內(nèi)容教學方法、教學手段及時間設計6.1時序邏輯電路概述一、定義：時序邏輯電路（又稱時序電路）：在任何一個時刻的輸出狀態(tài)不僅取決于當時的輸入信號，而且還取決于電路原來的狀態(tài)。

二、電路構(gòu)成：

存儲電路（主要是觸發(fā)器，且必不可少）+組合邏輯電路（可選）。

時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的。三、分類

根據(jù)電路狀態(tài)轉(zhuǎn)換情況的不同分為：

1．同步時序邏輯電路：

所有觸發(fā)器的時鐘6.2時序邏輯電路的分析方法6.2.1同步時序邏輯電路的分析方法同步時序邏輯電路中，所有觸發(fā)器都由同一個時鐘脈沖信號CP來觸發(fā)，都對應相同的電平或邊沿狀態(tài)更新。所以，可以不考慮時鐘條件。

課堂討論：現(xiàn)態(tài)和次態(tài)的時間分割點？

（1）輸出方程。時序邏輯電路的輸出邏輯表達式，它通常為現(xiàn)態(tài)的函數(shù)。

（2）驅(qū)動方程。各觸發(fā)器輸入端的邏輯表達式。即J=？，K=？，D=？

（3）狀態(tài)方程。將驅(qū)動方程代入相應觸發(fā)器的特性方程中，便得到該觸發(fā)器的次態(tài)方程。時序邏輯電路的狀態(tài)方程由各觸發(fā)器次態(tài)的邏輯表達式組成。

6.2.2時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)流程圖和時序圖1.狀態(tài)轉(zhuǎn)換表

將外輸入信號和現(xiàn)態(tài)作為輸入，次態(tài)和輸出作為輸出，列出狀態(tài)轉(zhuǎn)換真值表。觸發(fā)器的邏輯功能的表示方法有哪些？相互轉(zhuǎn)換？特別：與或式→真值表？2．狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖：電路由現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)的示意圖。3.狀態(tài)流程圖時序電路邏輯功能的另外一種描述形式稱為狀態(tài)機流程圖。4.時序圖

時序圖：在時鐘脈沖CP作用下，各觸發(fā)器狀態(tài)變化的波形圖。討論：時序電路的分析方法。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握時序電路的分析方法。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：346頁6.16.2；板書設計：6.1時序邏輯電路概述6.2時序邏輯電路的分析方法6.2.1同步時序邏輯電路的分析方法

6.2.2時序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)流程圖和時序圖1.狀態(tài)轉(zhuǎn)換表2．狀態(tài)轉(zhuǎn)換圖3.狀態(tài)流程圖4.時序圖

參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第14講授課時間第七周三第1-2節(jié)課次14授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第六章§6.3-§6.3寄存器教學目的、要求（分掌握、熟悉、了解三個層次）：掌握寄存器及移位寄存器的基本概念、工作原理、工作波形；了解寄存器、移位寄存器的應用。教學重點及難點：寄存器和移位寄存器的基本概念、工作原理、工作波形。教學基本內(nèi)容教學方法、教學手段及時間設計6.3.1寄存器和移位寄存器寄存器：存放數(shù)碼、運算結(jié)果或指令的電路。

移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作用下，寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。

一個觸發(fā)器可存儲一位二進制代碼。

n位二進制代碼寄存器需n個觸發(fā)器。

寄存器應用舉例：1運算中存貯數(shù)碼、運算結(jié)果。2計算機的CPU由運算器、控制器、譯碼器、寄存器組成，其中就有數(shù)據(jù)寄存器、指令寄存器、一般寄存器。

課堂討論：寄存器與存儲器有何區(qū)別?

寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）

存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫）

一、寄存器

1．定義

寄存器：用以存放二進代碼的電路。

2．電路舉例

由維持阻塞D觸發(fā)器組成的4位數(shù)碼寄存器。

3．邏輯功能分析：

二、移位寄存器

具有存放數(shù)碼和使數(shù)碼逐位右移或左移的電路稱作移位寄存器，又稱移存器。

課堂討論：二進制的乘除法如何實現(xiàn)?(利用了移位寄存器)1．邏輯電路：

4個D觸發(fā)器共用一個時鐘脈沖信號，因此為同步時序邏輯電路。

數(shù)碼由最左邊的FF0的DI端串行輸入。2．工作原理

每一個觸發(fā)器的輸出→其右邊觸發(fā)器的輸入，

則對應每一個CP上升沿，數(shù)據(jù)右移一位。3．右移位寄存器的狀態(tài)表并行輸出方式：數(shù)碼由Q3、Q2、Q1、Q0取出串行輸出方式：數(shù)碼從Q3取出，但需要輸入4（觸發(fā)器的個數(shù)）+4（數(shù)碼位數(shù)）個移位脈沖才能從4位寄存器中取出存放的4位數(shù)碼1011。㈡4位左移位寄存器。

數(shù)碼由最右邊的FF3的端串行輸入。

每一個觸發(fā)器的輸出→其左邊觸發(fā)器的輸入，

則對應每一個CP上升沿，數(shù)據(jù)左移一位。討論：寄存器和移位寄存器的基本概念、工作原理、工作波形。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握寄存器及移位寄存器的基本概念、工作原理、工作波形。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：347頁6.46.5；板書設計：6.3.1寄存器和移位寄存器一、寄存器二、移位寄存器參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第15講授課時間第八周一第1-2節(jié)課次15授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第六章§6.3-§6.3計數(shù)器教學目的、要求（分掌握、熟悉、了解三個層次）：1掌握計數(shù)器的概念、分類；

2掌握計數(shù)器的設計思想、電路結(jié)構(gòu)、工作原理、邏輯功能。教學重點及難點：

計數(shù)器的設計思想、電路結(jié)構(gòu)、工作原理、邏輯功能。教學基本內(nèi)容教學方法、教學手段及時間設計6.3.2計數(shù)器一、同步計數(shù)器

根據(jù)學生的程度，有時也可以從設計的角度，討論異步二進制加法計數(shù)器的設計思想。

各觸發(fā)器應滿足兩個條件：

每當CP有效觸發(fā)沿到來時，觸發(fā)器翻轉(zhuǎn)一次，即用T′觸發(fā)器。

控制觸發(fā)器的CP端，只有當?shù)臀挥|發(fā)器Q由1→0（下降沿）時，應向高位CP端輸出一個進位信號（有效觸發(fā)沿），高位觸發(fā)器翻轉(zhuǎn)，計數(shù)加1。]由JK觸發(fā)器組成4位異步二進制加法計數(shù)器

①邏輯電路

JK觸發(fā)器都接成T′觸發(fā)器，下降沿觸發(fā)。②工作原理

異步置0端上加負脈沖，各觸發(fā)器都為0狀態(tài)，即Q3Q2Q1Q0＝0000狀態(tài)。在計數(shù)過程中，為高電平。

只要低位觸發(fā)器由1狀態(tài)翻到0狀態(tài)，相鄰高位觸發(fā)器接收到有效CP觸發(fā)沿，

T′的狀態(tài)便翻轉(zhuǎn)。③狀態(tài)轉(zhuǎn)換順序表7.3.1所示。

電路為十六進制計數(shù)器。

④工作波形（又稱時序圖或時序波形）輸入的計數(shù)脈沖每經(jīng)一級觸發(fā)器，其周期增加一倍，即頻率降低一半。

一位二進制計數(shù)器就是一個2分頻器，

16進制計數(shù)器即是一個16分頻器。

表7.3.1四位二進制加法計數(shù)器狀態(tài)轉(zhuǎn)換順序表圖7.3.2所示為由D觸發(fā)器組成的4位異步二進制加法計數(shù)器的邏輯圖。

由于D觸發(fā)器用輸入脈沖的上升沿觸發(fā)，因此，每個觸發(fā)器的進位信號由端輸出。

其工作原理類似，讓學生課后自行分析。二、異步計數(shù)器1.異步二進制減法計數(shù)器

根據(jù)學生的程度，有時也可以從設計的角度，討論異步二進制減法計數(shù)器的設計思想。

[二進制數(shù)的減法運算規(guī)則：1－1＝0，0—1不夠，向相鄰高位借位，10－1＝1；

各觸發(fā)器應滿足兩個條件：

每當CP有效觸發(fā)沿到來時，觸發(fā)器翻轉(zhuǎn)一次，即用T′觸發(fā)器。

控制觸發(fā)器的CP端，只有當?shù)臀挥|發(fā)器Q由0→1（上升沿）時，應向高位CP端輸出一個借位信號（有效觸發(fā)沿），高位觸發(fā)器翻轉(zhuǎn)，計數(shù)減1。]由JK觸發(fā)器組成的4位二進制減法計數(shù)器

①邏輯圖。

FF3～FF0都為T′觸發(fā)器，下降沿觸發(fā)。

低位觸發(fā)器由0→1（上升沿）時，應向高位CP端輸出一個借位信號（有效觸發(fā)沿），而觸發(fā)器為下降沿觸發(fā)，低位觸發(fā)器應從端輸出借位信號。②工作原理

討論：計數(shù)器的邏輯功能描述，特別是時序圖。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握計數(shù)器的邏輯功能描述，特別是時序圖。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：351頁6.166.18；361頁6.20；板書設計：6.3.2計數(shù)器一、同步計數(shù)器二、異步計數(shù)器參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第16講授課時間第八周三第1-2節(jié)課次16授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第六章§6.3-§6.3計數(shù)器教學目的、要求（分掌握、熟悉、了解三個層次）：掌握任意進制計數(shù)器的構(gòu)成方法。教學重點及難點：任意進制計數(shù)器的構(gòu)成方法。教學基本內(nèi)容教學方法、教學手段及時間設計三、任意進制計數(shù)器的構(gòu)成方法1.M>N的情況這種情況下，必須用多片N進制計數(shù)器組合起來，才能構(gòu)成M進制計數(shù)器。連接方式有串行進位方式、并行進位方式、整體置零方式和整體置數(shù)方式。串行進位方式：在串行進位方式中，以低位片的進位信號作為高位片的時鐘輸入信號。兩片始終同時處于計數(shù)狀態(tài)。并行進位方式：在并行進位方式中，以低位片的進位輸出信號作為高位片的工作狀態(tài)控制信號，兩片的計數(shù)脈沖接在同一計數(shù)輸入脈沖信號上。整體置零方式和整體置數(shù)方式首先將兩片N進制計數(shù)器按串行進位方式或并行進位方式聯(lián)成N×N>M進制計數(shù)器，再按照N<M的置零法和置數(shù)法構(gòu)成M進制計數(shù)器。此方法適合任何M進制（可分解和不可分解）計數(shù)器的構(gòu)成。四、移位寄存器型計數(shù)器1.環(huán)形計數(shù)器為同步時序邏輯電路。下面分析它的工作原理。（鞏固已經(jīng)學過的同步電路的分析方法?？珊唵沃v分析過程，重點講明邏輯功能和工作波形。）

邏輯功能

①4位環(huán)形計數(shù)器只有4個有效工作狀態(tài)，即只能計4個數(shù)。

②狀態(tài)利用率很低：由4個觸發(fā)器組成的二進制計數(shù)器有16個不同的狀態(tài)。因此，有12個無效狀態(tài)。

③能夠自啟動：如由于某種原因而進入無效狀態(tài)時，只要繼續(xù)輸入計數(shù)脈沖CP，電路就會自動返回有效狀態(tài)工作。工作波形（在有效狀態(tài)時）。

Q0、Q1、Q2、Q3輸出的波形為一組順序脈沖（依次出現(xiàn)正脈沖），因此，環(huán)形計數(shù)器也是一個順序脈沖發(fā)生器。（本節(jié)稍后將會講到）優(yōu)缺點：

優(yōu)點：電路簡單。

缺點：電路狀態(tài)利用率低，計n個數(shù)，需n個觸發(fā)器，很不經(jīng)濟。自啟動扭環(huán)計數(shù)器，為同步時序邏輯電路。邏輯功能

①4位扭環(huán)計數(shù)器只有8個有效工作狀態(tài)，即能計8個數(shù)。

②狀態(tài)利用率較低：由4個觸發(fā)器組成的二進制計數(shù)器有16個不同的狀態(tài)。因此，有8個無效狀態(tài)。

③能夠自啟動：如由于某種原因而進入無效狀態(tài)時，只要繼續(xù)輸入計數(shù)脈沖CP，電路就會自動返回有效狀態(tài)工作。

優(yōu)缺點：

優(yōu)點：每次狀態(tài)變化只有一個觸發(fā)器翻轉(zhuǎn)，不存在競爭冒險現(xiàn)象，電路比較簡單。

缺點：電路狀態(tài)利用率不高。討論：任意進制計數(shù)器的構(gòu)成方法。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握任意進制計數(shù)器的構(gòu)成方法。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：351頁6.21；352頁6.25；板書設計：6.3.2計數(shù)器三、任意進制計數(shù)器的構(gòu)成方法四、移位寄存器型計數(shù)器6.4時序邏輯電路的設計方法參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第17講授課時間第九周一第1-2節(jié)課次17授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第二章§6.4-§6.4時序電路的設計方法教學目的、要求（分掌握、熟悉、了解三個層次）：掌握時序電路的設計方法。教學重點及難點：時序電路的設計方法。教學基本內(nèi)容教學方法、教學手段及時間設計6.4時序邏輯電路的設計方法6.4.1同步時序邏輯電路的設計方法設計關鍵：根據(jù)設計要求→確定狀態(tài)轉(zhuǎn)換的規(guī)律→求出各觸發(fā)器的驅(qū)動方程。一、設計步驟：（先簡單介紹，通過以下的舉例后，再進行總結(jié)，特別再點出設計關鍵）

1．根據(jù)設計要求，設定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。

2．狀態(tài)化簡

前提：保證滿足邏輯功能要求。

方法：將等價狀態(tài)（多余的重復狀態(tài)）合并為一個狀態(tài)。

3．狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表

通常采用自然二進制數(shù)進行編碼。N為電路的狀態(tài)數(shù)。

每個觸發(fā)器表示一位二進制數(shù)，因此，觸發(fā)器的數(shù)目n可按下式確定

（7.5.1）

4．畫狀態(tài)轉(zhuǎn)換卡諾圖，求出狀態(tài)方程、輸出方程

選擇觸發(fā)器的類型（一般可選JKF/F或DF/F，由于JK觸發(fā)器使用比較靈活，因此，在設計中多選用JK觸發(fā)器。）

將狀態(tài)方程和觸發(fā)器的特性方程進行比較→驅(qū)動方程。

5．根據(jù)驅(qū)動方程和輸出方程畫邏輯圖。

6．檢查電路有無自啟動能力。

如設計的電路存在無效狀態(tài)時，應檢查電路進入無效狀態(tài)后，能否在時鐘脈沖作用下自動返回有效狀態(tài)工作。如能回到有效狀態(tài)，則電路有自啟動能力；如不能，則需修改設計，使電路具有自啟動能力。二、同步時序邏輯電路的設計舉例

掌握一種方法，需要通過一定的舉例、做練習。因此本節(jié)內(nèi)容的學習方法：課堂上聽懂方法、步驟、關鍵點，再通過一定量的課后作業(yè)鞏固。

解：設計步驟

（1）根據(jù)設計要求，設定狀態(tài)，畫狀態(tài)轉(zhuǎn)換圖。

七進制→7個狀態(tài)→用S0，S1，…，S6表示

（2）狀態(tài)化簡。

本例中7個狀態(tài)都是有效狀態(tài)。3）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。

根據(jù)式，→N＝7，n＝3，即采用三個觸發(fā)器。

選用三位自然二進制加法計數(shù)編碼→列出狀態(tài)轉(zhuǎn)換編碼表。（4）選擇觸發(fā)器的類型，求出狀態(tài)方程，驅(qū)動方程和輸出方程。

根據(jù)狀態(tài)轉(zhuǎn)換編碼表→圖7.5.2所示的各觸發(fā)器次態(tài)和輸出函數(shù)的卡諾圖。得（5）根據(jù)驅(qū)動方程和輸出方程畫邏輯圖。教材中圖7.5.3所示。

（6）檢查電路有無自啟動能力。

電路有一個無效狀態(tài)111，將該狀態(tài)代入狀態(tài)方程中得000。這說明一旦電路進入無效狀態(tài)時，只要再輸入一個計數(shù)脈沖CP，電路便回到有效狀態(tài)000。

因此，具有自啟動能力。

解：設計步驟

（1）根據(jù)設計要求設定狀態(tài)，畫狀態(tài)轉(zhuǎn)換圖。

由于串行輸出Y的脈沖序列為10100，故電路應有5個狀態(tài)，即N＝5，它們分別用S0，S1，…，S4表示。輸入第一個時鐘脈沖CP時，狀態(tài)由S0轉(zhuǎn)到S1，輸出Y＝1：輸入第二個CP時，狀態(tài)由S1轉(zhuǎn)為S2，輸出Y＝0；其余依次類推。

（2）狀態(tài)分配，列出狀態(tài)轉(zhuǎn)換編碼表。

根據(jù)式可知，在N＝5時，n＝3，即采用三位二進制代碼。

（3）選擇觸發(fā)器類型，求輸出方程、狀態(tài)方程和驅(qū)動方程。

（4）根據(jù)驅(qū)動方程和輸出方程畫邏輯圖。如圖7.5.6所示。討論：時序電路的設計方法。課后小結(jié)：回顧本節(jié)課主要內(nèi)容，重點掌握時序電路的設計方法。板書講授與多媒體教學相結(jié)合（15分鐘）板書講解、推導與多媒體教學相結(jié)合,例題講解及引導學生做題（35分鐘）板書講解、推導與多媒體教學相結(jié)合，例題講解（10分鐘）多媒體教學（10分鐘）教學互動（5分鐘）作業(yè)、習題、思考題、輔導等：352頁6.27；353頁6.29；板書設計：6.4時序邏輯電路的設計方法6.4.1同步時序邏輯電路的設計方法參考教材和文獻資料《數(shù)字電子技術(shù)基礎》_閻石編著第18講授課時間第九周三第1-2節(jié)課次18授課方式理論課▇討論課□實驗課□習題課□其他□課時安排2授課題目（教學章、節(jié)或主題）：第七章§7.1-§7.4半導體存儲器教學目的、要求（分掌握、熟悉、了解三個層次）：了解ROM、RAM結(jié)構(gòu)特點及存儲器的擴展方法。教學重點及難點：ROM、RAM結(jié)構(gòu)特點及存儲器的擴展方法。教學基本內(nèi)容教學方法、教學手段及時間設計7.1概述1.半導體存儲器的定義半導體存儲器就是能存儲大量二值信息（或稱作二值數(shù)據(jù)）的半導體器件。它是屬于大規(guī)模集成電路，由于計算機以及一些數(shù)字系統(tǒng)中要存儲大量的數(shù)據(jù)，因此存儲器是數(shù)字系統(tǒng)中不可缺少的組成部分2.存儲器的性能指標由于計算機處理的數(shù)據(jù)量很大，運算速度越來越快，故對存儲器的速度和容量有一定的要求。所以將存儲量和存取速度作為衡量存儲器的重要性能指標。目前動態(tài)存儲器的容量已達109位/片，一些高速存儲器的存取時間僅10ns左右。3.半導體存儲器的分類從存取功能上可分為只讀存儲器（Read－OnlyMemory，簡稱ROM）和隨機存儲器（RandomAccessMemory，簡稱RAM）。從制造工藝上存儲器可分為雙極型和單極型（CMOS型），由于MOS電路（特別是CMOS電路），具有功耗低、集成度高的優(yōu)點，所以目前大容量的存儲器都是采用MOS工藝制作的。7.2只讀存儲器（ROM）7.2.1掩模只讀存儲器在采用掩模工藝制作ROM時，其中存儲的數(shù)據(jù)是由制作過程中使用的掩模板決定的，此模板是廠家按照用戶的要求專門設計的，因此出廠時數(shù)據(jù)已經(jīng)“固化”在里面了。1.ROM的組成：a.存儲矩陣b.地址譯碼器c.輸出緩沖器2.二極管ROM電路7.2.2可編程只讀存儲器（PROM）在開發(fā)數(shù)字電路新產(chǎn)品的工作過程中，或小批量生產(chǎn)產(chǎn)品時，由于需要的ROM數(shù)量有限，設計人員經(jīng)常希望按照自己的設想迅速寫入所需要內(nèi)容的ROM。這就出現(xiàn)了PROM－－可編程只讀存儲器。7.2.3可擦除的可編程只讀存儲器（EPROM）EPROM和前面的PROM在總體結(jié)構(gòu)上沒有大的區(qū)別，只是存儲單元不同，采用疊柵注入MOS管（Stacked－gateInjuctionMetal－Oxide－Semiconductor，簡稱SIMOS）做為存儲單元。1.采用疊柵技術(shù)的MOS管－SIMOS2.工作原理當浮置柵上沒注入電荷時，在控制柵上加上正常電壓時能夠使漏源之間產(chǎn)生導電溝道，SIMOS管導通。但當浮置柵注入負電荷以后，必須在控制柵上加更高的電壓，才能抵消浮置柵上負電荷形成導電溝道，故SIMOS管在柵極加正常電壓時是不會導通的。二、E2PROM（ElectricallyErasableProgrammableRead－OnlyMemory，簡寫為E2PROM）三、快閃存儲器（FlashMemory）其結(jié)構(gòu)和EPROM中的SIMOS管相似，只是浮置柵和襯底之間的氧化層的厚度不同，快閃存儲器中的此厚度很薄，僅為10～15nm。以及另外一些特殊的制造技術(shù)。因此快閃存儲器即吸收了EPROM的結(jié)構(gòu)簡單、編程可靠的優(yōu)點，也保留了E2PROM擦除的快捷特性，且集成度很高7.3隨機存儲器（RAM）隨機存儲器也叫隨機讀/寫存儲器，即在RAM工作時，可以隨時從任一指定的地址讀出數(shù)據(jù)，也可隨時將數(shù)據(jù)寫入指定的存儲單元