EDA應用技術 第2版 課件 05-四路搶答器編程下載課件

項目3四路搶答器編程下載編程下載的目的是將設計所生成的文件通過計算機下載到目標器件，驗證設計是否滿足實際要求或能否在實際中應用。四路搶答器硬件測試基于EP4CE6E22C8-FPGA最小系統(tǒng)板，用按鈕開關控制搶答信號的輸入，用自鎖開關控制主持人控制信號輸入，用共陰數(shù)碼管顯示搶答者編號。項目3四路搶答器編程下載1.四路搶答控制器

用VHDL程序設計的四路搶答控制器輸入輸出端口，如圖3.10所示。【clk】為系統(tǒng)時鐘信號輸入端，與FPGA最小系統(tǒng)板所提供的50MHz時鐘信號相連接；【answer[3..0]】為搶答信號輸入端；【host】為主持人控制信號輸入端；【smg[6..0]】為7段數(shù)碼管搶答編號顯示信號輸出端。硬件電路連接圖3.10四路搶答器輸入輸出端口項目3四路搶答器編程下載2.輸入電路4按鈕開關作為搶答信號輸入元件；可自鎖按鈕開關作為主持人控制信號輸入元件。四路搶答器輸入原理圖，如圖3.10所示。圖3.10四路搶答器輸入原理圖項目3四路搶答器編程下載圖3.11四路搶答器輸入PCB圖2.輸入電路4按鈕開關作為搶答信號輸入元件；可自鎖按鈕開關作為主持人控制信號輸入元件。四路搶答器輸入PCB圖，如圖3.11所示。項目3四路搶答器編程下載圖3.12四路搶答器輸入模塊實物圖2.輸入電路4按鈕開關作為搶答信號輸入元件；可自鎖按鈕開關作為主持人控制信號輸入元件。四路搶答器輸入模塊實物圖，如圖3.12所示。項目3四路搶答器編程下載3.輸出電路

共陰數(shù)碼管作為搶答編號顯示元件，輸出模塊原理圖、PCB圖及元件實物圖，如圖3.14所示。圖3.14四路搶答器輸出模塊項目3四路搶答器編程下載4.各元件連接搶答信號輸入按鈕開關、主持人控制信號輸入自鎖按鈕開關、數(shù)碼管與EP4CE6E22C8-FPGA最小系統(tǒng)板的20×2雙排直插針連接原理圖，如圖3.15所示。圖3.15四路搶答器各元件連接原理圖項目3四路搶答器編程下載圖3.16四路搶答器各元件連接4.各元件連接搶答信號輸入按鈕開關、主持人控制信號輸入自鎖按鈕開關、數(shù)碼管與EP4CE6E22C8-FPGA最小系統(tǒng)板的20×2雙排直插針實物連接圖，如圖3.16所示。項目3四路搶答器編程下載5.輸入輸出引腳根據(jù)輸入輸出元件與FPGA最小系統(tǒng)板相連的管腳可知，四路搶答器輸入輸出端口與目標芯片引腳的連接關系見表3.5。項目3四路搶答器編程下載在QuartusPrime集成環(huán)境，單擊【Assignments】菜單的【PinPlanner】命令，彈出【PinPlanner】對話框；在【PinPlanner】對話框的【Location】列空白位置雙擊，根據(jù)表3.5輸入相對應的引腳值。完成設置后的【PinPlanner】對話框如圖3.17所示。當分配引腳完成以后，必須再次執(zhí)行編譯命令，這樣才能保存存儲引腳鎖定信息。輸入輸出引腳鎖定圖3.17四路搶答器引腳鎖定結果項目3四路搶答器編程下載下載電纜配置。下載設計文件到目標芯片，需要專用下載電纜將PC機與目標芯片相連接。將“USB-Blaster”下載電纜的一端連接到PC機的USB口，另一端接到FPGA最小系統(tǒng)板的JTAG口，然后，接通FPGA最小系統(tǒng)板的電源，進行下載配置。完成下載電纜配置如圖3.18所示。下載設計文件圖3.18四路搶答器下載配置結果項目3四路搶答器編程下載配置文件下載。在【Programmer】對話框的【Mode】下拉列表框中選擇【JTAG】模式；選擇下載