《電工電子實(shí)驗(yàn)與EDA實(shí)踐入門》課件第4章

第4章電子技術(shù)綜合實(shí)驗(yàn)綜合實(shí)驗(yàn)一

小功率直流穩(wěn)壓電源綜合實(shí)驗(yàn)二

簡(jiǎn)易波形發(fā)生器綜合實(shí)驗(yàn)三

數(shù)字式電壓表

綜合實(shí)驗(yàn)四

數(shù)字式電容表

綜合實(shí)驗(yàn)五

數(shù)字式頻率計(jì)

綜合實(shí)驗(yàn)一小功率直流穩(wěn)壓電源

一、實(shí)驗(yàn)?zāi)康?/p>

（1）掌握串聯(lián)型穩(wěn)壓電源基本工作原理。

（2）了解采樣電壓與輸出電壓之間的關(guān)系。

（3）了解三端集成穩(wěn)壓電路的應(yīng)用。二、實(shí)驗(yàn)原理

直流穩(wěn)壓電源是最為常見(jiàn)的電子電路功能部件，絕大部分電子設(shè)備都需要直流穩(wěn)壓電源來(lái)提供能源。由穩(wěn)壓管穩(wěn)壓的直流穩(wěn)壓電路，因穩(wěn)壓管與負(fù)載并聯(lián)，稱為并聯(lián)穩(wěn)壓電路，一般只適用于小電流負(fù)載。本實(shí)驗(yàn)中的電壓調(diào)整管VT1(又稱為功率管)與負(fù)載串聯(lián)，故屬于串聯(lián)型穩(wěn)壓電路。

1.電源電路

圖4-1所示為小功率串聯(lián)型直流穩(wěn)壓電源。輸入為

220V交流市電，輸出分成兩路：一路為固定電壓9V輸出Uo1，另一路是可調(diào)電壓輸出Uo2。220V交流電壓經(jīng)變壓器降壓，在變壓器副邊得到大小合適的低壓交流電，通過(guò)VD1~VD4四個(gè)二極管組成的整流橋整流并經(jīng)電容C1濾波，

在正常負(fù)載的情況下，A點(diǎn)對(duì)地電壓波形是帶有交流分量的脈動(dòng)直流。圖4-1小功率串聯(lián)型直流穩(wěn)壓電源由于電網(wǎng)電壓的波動(dòng)和負(fù)載變動(dòng)、溫度變化等原因，將會(huì)引起A點(diǎn)電壓的波動(dòng)。為了克服這種波動(dòng)同時(shí)消除交流

分量引起的脈動(dòng)，一般均須加入穩(wěn)壓環(huán)節(jié)。A點(diǎn)右面的下部和上部是兩種不同形式的穩(wěn)壓電路：一種由分立元件構(gòu)成，另一種則是以集成電路為主。分立元件部分的穩(wěn)壓原理如下：輸出電壓經(jīng)電阻R2、穩(wěn)壓管VDz到地，穩(wěn)壓管反向擊穿，在穩(wěn)壓管兩端獲得的穩(wěn)定電壓Uz加上VT2的基-射電壓UBE2之和（Uz+UBE2）作為參考電壓信號(hào)（或稱基準(zhǔn)電壓信號(hào)）。電阻R3、RW和R4構(gòu)成的輸出采樣電路對(duì)輸出電壓Uo2分壓后取出采樣電壓信號(hào)。比較放大管VT2和電阻R1構(gòu)成誤差放大器，其動(dòng)態(tài)調(diào)整過(guò)程如下：采樣電壓信號(hào)與參考

電壓信號(hào)Uz+UBE2進(jìn)行比較，當(dāng)采樣電壓信號(hào)大于Uz+UBE2時(shí)，比較放大管VT2的基極電流IB增大，集電極電流IC成比例增大；當(dāng)采樣電壓信號(hào)小于Uz+UBE2時(shí)，比較放大管VT2的基極電流IB減小，集電極電流IC也成比例減小。VT2集電極電流IC的增減將對(duì)輸出電壓Uo2產(chǎn)生調(diào)節(jié)作用。（1）受電網(wǎng)電壓或負(fù)載變動(dòng)等外界影響，輸出電壓Uo2上升→采樣電壓上升→比較放大管VT2的集電極電流IC上升→放大管VT2的集電極電阻兩端的壓降增大→電壓調(diào)整管VT1的基極電位VB下降→VT1管的工作點(diǎn)下降，UCE增加→輸出電壓Uo2下降，恢復(fù)到接近原值。（2）同樣，若輸出電壓Uo2下降→采樣電壓下降→比較放大管VT2的集電極電流IC下降→放大管VT2的集電極

電阻兩端的壓降減小→電壓調(diào)整管VT1的基極電位VB上升→VT1管的工作點(diǎn)上升，UCE減小→輸出電壓Uo2上升，

恢復(fù)到接近原值。

2.直流穩(wěn)壓電源的主要性能參數(shù)

(1)輸出電壓Uo2及其調(diào)節(jié)范圍。輸出電壓的大小，取決于參考電壓信號(hào)Uz+UBE2的大小以及采樣電路的分壓比，因此輸出電壓在一段范圍內(nèi)可調(diào)，輸出電壓Uo2及其調(diào)節(jié)范圍由下式?jīng)Q定：

(4-1)其中，RW″是采樣電位器的下半部分的阻值。調(diào)節(jié)RW可以調(diào)節(jié)輸出電壓。

(2)輸出電阻Ro。它定義為穩(wěn)壓電路的輸入電壓一定時(shí)，輸出電壓的變化量與輸出電流的變化量之比：（4-2）輸出電阻Ro較小，則負(fù)載變化時(shí)引起的電壓波動(dòng)就比較小。

(3)穩(wěn)壓系數(shù)S。它定義為穩(wěn)壓電路的負(fù)載不變時(shí)，輸出電壓的相對(duì)變化量與輸出電壓的相對(duì)變化量之比：

(4)紋波電壓峰-峰值Urp－p。它是指在額定負(fù)載條件下，輸出電壓中所含交流分量的峰-峰值，可以用示波器經(jīng)AC耦合方式測(cè)量。

3.78系列三端集成穩(wěn)壓器

圖4-1上部是用三端集成穩(wěn)壓器LM7809構(gòu)成的穩(wěn)壓電路，輸出電壓固定為9V，不可直接進(jìn)行調(diào)節(jié)，電路顯然簡(jiǎn)單多了。如果輸入端的導(dǎo)線較長(zhǎng)，需要在1腳與地之間接一個(gè)0.1μF的電容，以防止自激。需要注意的是，輸入、輸出電壓的差值（即A點(diǎn)電壓與Uo1之間的差值）至少要大于等于2V，否則輸出可能不能穩(wěn)定，但此差值也不宜過(guò)大。三、實(shí)驗(yàn)內(nèi)容及步驟

（1）根據(jù)題目要求，粗略估計(jì)各元件參數(shù)，將電路圖輸入Multisim軟件的工作區(qū)，進(jìn)行電路仿真。大致確定輸出電壓和調(diào)節(jié)范圍，并測(cè)量不同負(fù)載電阻下的輸出電壓，推算輸出電阻。

(2)按圖4-1連接整流濾波電路（含C1電容），其余暫不接，測(cè)量A點(diǎn)電壓（空載）。

(3)按圖4-1連接除7809以外的電路。

(4)檢查無(wú)誤通電，測(cè)量穩(wěn)壓部分輸入電壓（A點(diǎn)電壓）=_____V。

（5）調(diào)節(jié)電位器RW，使輸出電壓Uo2等于設(shè)計(jì)值。（6）Uo2接負(fù)載電阻，測(cè)量輸出電壓Uo2=_____V，紋波電壓Uo2rp－p=_____V。

(7)連接7809電路，測(cè)量輸出電壓Uo1=_____V。

(8)Uo1接負(fù)載電阻，測(cè)量輸出電壓Uo1=_____V，紋波電壓Uo1rp－p=_____V。六、實(shí)驗(yàn)報(bào)告要求

（1）計(jì)算穩(wěn)壓電源的輸出電阻Ro=_____Ω。輸出電阻對(duì)輸出電壓有何影響？

(2)允許輸出電流與輸入電壓之間的關(guān)系主要受什么參數(shù)影響？

(3)實(shí)用中一般情況下功率管都要加散熱片,為什么？

綜合實(shí)驗(yàn)二簡(jiǎn)易波形發(fā)生器

一、實(shí)驗(yàn)?zāi)康?/p>

(1)了解集成運(yùn)放的線性和非線性應(yīng)用的范圍和特點(diǎn)。(2)了解滯回比較器以及積分器的工作原理。

(3)分析輸出頻率與積分時(shí)間常數(shù)的關(guān)系。

(4)了解波形產(chǎn)生和波形變換的常用方法。二、實(shí)驗(yàn)原理

波形發(fā)生器最常用的輸出波形有方波（含矩形波）、三角波和正弦波。產(chǎn)生這三種波形的方法有多種。本實(shí)驗(yàn)采用的方波和三角波發(fā)生器電路原理圖如圖4-2所示。集成運(yùn)放A1和電阻RF與R1構(gòu)成滯回比較器（斯密特觸發(fā)器），運(yùn)放A2和電容CF與電阻R2構(gòu)成反相積分器。當(dāng)運(yùn)放A1的輸出為正飽和值Uo1+時(shí)，通過(guò)RW1分壓，積分器進(jìn)行反相積分直到運(yùn)放A2的輸出Uo2為負(fù)值，兩者電壓在A1同相輸入端進(jìn)行疊加后與0V（地）進(jìn)行比較，因而有下列過(guò)程：

A1的輸出Uo1+→A2反向積分→Uo2越來(lái)越小直到負(fù)值→使得A1的同相輸入端電壓u+i1≤0→A1的輸出為負(fù)飽和值

U

－o1→A2正向積分→Uo2越來(lái)越大到正值→使ui1+≥0→A1的輸出再次為正飽和值Uo1+……

周而復(fù)始形成振蕩，Uo1輸出方波，Uo2輸出等腰三角波。圖4-2方波和三角波發(fā)生器原理圖方波幅值Uo1M大小由運(yùn)放的動(dòng)態(tài)范圍決定（也可以用雙向穩(wěn)壓管代替RW1，使方波幅值Uo1M經(jīng)穩(wěn)壓降到合適的數(shù)值），方波經(jīng)積分得到三角波，當(dāng)RW1的滑動(dòng)端調(diào)到最

上端時(shí)，三角波的幅度取決于運(yùn)放A1疊加電阻R1與RF的比值，即回環(huán)特性曲線的寬度(4-4)可見(jiàn)，改變R1與RF的比值可以改變Uo2M的大小。怎樣將三角波轉(zhuǎn)換為正弦波呢？一個(gè)比較簡(jiǎn)單的近似方法是進(jìn)行非線性轉(zhuǎn)換。簡(jiǎn)單形象地說(shuō)，我們需要將三角波的上下頂端附近由折線形成的尖角變成曲率漸變的弧線構(gòu)成的圓弧。為此，我們注意到差分放大電路的傳輸特性存在著非線性，隨著輸入電壓信號(hào)的增大,輸出電壓逐漸飽和，由線性區(qū)向飽和區(qū)過(guò)渡，電路的電壓放大倍數(shù)逐漸下降。我們就是利用這種非線性實(shí)現(xiàn)三角波-正弦波的轉(zhuǎn)換的，具體電路如圖4-3所示。考慮到電路必須容易進(jìn)入非線性區(qū)（飽和區(qū)），因此，集電極電阻取得較大；同時(shí)靜態(tài)工作電流IC調(diào)得較小，每管小于等于0.5mA左右。要獲得失真較小的正弦波，還必須控制輸入三角波的大小。圖4-3用差分放大電路構(gòu)成的三角波-正弦波轉(zhuǎn)換器三、實(shí)驗(yàn)內(nèi)容及步驟

(1)將電路圖4-2輸入Multisim軟件的工作區(qū)，進(jìn)行電路仿真。了解電路參數(shù)對(duì)方波和三角波的幅度及其頻率的影響。根據(jù)要求大致確定各參數(shù)的數(shù)值。

(2)連接方波和三角波產(chǎn)生電路。

(3)用示波器觀察方波和三角波輸出波形，調(diào)節(jié)方波輸入大小，觀察其對(duì)頻率及幅度的影響。

(4)連接差動(dòng)放大器，通電，調(diào)整工作點(diǎn)，使每管集電極電流小于等于0.5mA。

(5)輸入三角波，調(diào)整輸入三角波大小，用示波器觀察輸出波形，反復(fù)調(diào)試工作點(diǎn)及三角波輸入大小，使正弦波失真最小。四、實(shí)驗(yàn)設(shè)備和器材

面包板,電子器件一套,差動(dòng)放大器,數(shù)字萬(wàn)用表,雙蹤示波器。

五、預(yù)習(xí)內(nèi)容

（1）掌握滯回比較器電路與積分運(yùn)算電路的工作原理和計(jì)算公式。

(2)掌握方波和三角波發(fā)生器電路的工作原理。

(3)理解差分放大電路非線性轉(zhuǎn)換原理。六、實(shí)驗(yàn)報(bào)告要求

(1)三種輸出波形之間是如何產(chǎn)生和轉(zhuǎn)換的？通過(guò)什么環(huán)節(jié)，應(yīng)用哪一種原理？

(2)振蕩頻率與什么參數(shù)有關(guān)？你能否說(shuō)明頻率公式是怎樣推導(dǎo)的？

(3)電路中需要調(diào)節(jié)哪些參數(shù)來(lái)調(diào)整三角波幅度？

(4)可以改變什么參數(shù)來(lái)改變正弦波的幅值大?。烤C合實(shí)驗(yàn)三數(shù)字式電壓表

一、實(shí)驗(yàn)?zāi)康?/p>

（1）了解電子電路構(gòu)成小系統(tǒng)的一般結(jié)構(gòu)。

（2）掌握數(shù)字計(jì)數(shù)器的計(jì)數(shù)工作原理。

（3）理解將被測(cè)電壓線性轉(zhuǎn)換成計(jì)數(shù)時(shí)間的電路工作原理。

（4）了解CMOS集成電路的性能特點(diǎn)和使用注意事項(xiàng)。二、實(shí)驗(yàn)原理

1.CMOS集成電路的性能特點(diǎn)

CMOS字面上的意思是互補(bǔ)金屬氧化物半導(dǎo)體（場(chǎng)效應(yīng)晶體管），由N溝道增強(qiáng)型MOS管和P溝道增強(qiáng)型MOS管互補(bǔ)構(gòu)成。跟TTL相比，CMOS集成電路有很多特點(diǎn)，如：(1)電源電壓工作范圍大。CMOS集成電路可在VDD=

3~15V范圍內(nèi)正常工作，有的甚至可達(dá)18V。

(2)邏輯擺幅大，電源利用率高。輸出高電平UOH=VDD

，低電平UOL=0V，邏輯擺幅接近VDD，電源利用率接近1。

(3)抗干擾能力強(qiáng)。CMOS門電路的電壓傳輸特性的轉(zhuǎn)折區(qū)很陡，所以其噪聲容限很大，且其高電平噪聲容限

UNH與低電平噪聲容限UNL相等，其典型值可達(dá)電源電壓的45%。

(4)功耗小。在靜態(tài)時(shí)，不論輸出為高電平或低電平，其輸出端NMOS管和PMOS管兩者之中總有一個(gè)處于截止?fàn)顟B(tài)，從而靜態(tài)漏極電流幾乎為零，靜態(tài)功耗很小，可以忽略。動(dòng)態(tài)時(shí)，CMOS電路的功耗與負(fù)載等效電容CL和信號(hào)頻率f成正比，與電源電壓VDD的平方成正比。

(5)輸入電阻很大，輸入電流很??；輸出電阻大，輸出電流，無(wú)論吸入電流或放出電流都小，但是其扇出系數(shù)仍很大。

(6)開(kāi)關(guān)速度接近TTL集成電路。經(jīng)過(guò)多年的技術(shù)改進(jìn)，CMOS集成電路的開(kāi)關(guān)速度已經(jīng)接近TTL集成電路，74HC、74HCT系列與TTL電路兼容。

2.CMOS集成電路的使用注意事項(xiàng)

由于CMOS集成電路具有高輸入阻抗等特點(diǎn)，因而其有一些使用中需要注意的事項(xiàng)。

(1)為了防止靜電造成損壞，組裝調(diào)試時(shí)，電烙鐵、儀表、工作臺(tái)等應(yīng)該有良好接地。操作者的衣服手套應(yīng)該注意消除靜電，不用的輸入端不能懸空。

(2)雖然CMOS電路的輸入端已經(jīng)設(shè)置了保護(hù)二極管，為了防止二極管因過(guò)流而損壞，仍需要在低內(nèi)阻的信號(hào)源和CMOS電路的輸入端之間加限流保護(hù)電阻，電源極性不能接反。

(3)為防止輸出端短路，輸出端既不可與電源VDD直接短接，也不可與地短接。各輸出端之間不可并聯(lián)。輸出端不可直接驅(qū)動(dòng)晶體管，以免功耗超過(guò)規(guī)定。

(4)輸入信號(hào)電平Ui的幅度不能超過(guò)VDD，也不能低于

0V，否則容易引起“鎖定”效應(yīng)，燒毀芯片。

(5)不能在通電的情況下插、拔CMOS集成電路。

(6)脈沖信號(hào)的上升沿和下降沿必須有一定的陡度，否則需要經(jīng)過(guò)整形。

3.CMOS四位十進(jìn)制計(jì)數(shù)譯碼顯示電路

兩位十進(jìn)制計(jì)數(shù)譯碼顯示電路如圖4-4所示，在此基礎(chǔ)上很容易將其擴(kuò)展至四位。4511和4518均為CMOS集成電路，其方框內(nèi)側(cè)的字母是端口名，方框外側(cè)的數(shù)字是引腳號(hào)碼。圖4-4兩位十進(jìn)制計(jì)數(shù)譯碼顯示電路

4518為CMOS雙BCD碼十進(jìn)制加計(jì)數(shù)器，也就是說(shuō)，一片4518內(nèi)部有兩個(gè)十進(jìn)制計(jì)數(shù)器。4518共有16個(gè)引腳，16腳為VDD，8腳為GND，1~7腳為計(jì)數(shù)器1，9~15腳為計(jì)數(shù)器2。每個(gè)計(jì)數(shù)器有三個(gè)控制信號(hào)：RESET為計(jì)數(shù)器清零端，高電平有效，正常計(jì)數(shù)時(shí)應(yīng)為低電平；EN為CP下降沿（或稱負(fù)跳變）計(jì)數(shù)輸入端，此時(shí)應(yīng)將CLK端接地；Q0~Q3為數(shù)據(jù)輸出端，可用Q3的下降沿作為向高位的進(jìn)位信號(hào)，連接到相鄰高位的EN。

4511為帶鎖存的七段譯碼器，也是16個(gè)引腳：A、B、C、D為數(shù)據(jù)輸入端，D為高位；a~g為七段譯碼輸出，高電平有效，經(jīng)限流電阻驅(qū)動(dòng)LED顯示器；BI（消隱）、LT（燈測(cè)試）信號(hào)不用，接高電平；LE（鎖存允許）接置數(shù)信號(hào)LD，高電平時(shí)允許計(jì)數(shù)器Q3~Q0的計(jì)數(shù)值進(jìn)入顯示譯碼器，低電平時(shí)鎖存。4518的計(jì)數(shù)值Q3~Q0對(duì)譯碼器無(wú)影響。計(jì)數(shù)板的計(jì)數(shù)控制時(shí)序如圖4-5所示。圖4-5譯碼鎖存、計(jì)數(shù)清零信號(hào)時(shí)序圖從信號(hào)時(shí)序圖4-5結(jié)合計(jì)數(shù)譯碼顯示電路圖4-4可以看出，每個(gè)周期開(kāi)始，置數(shù)信號(hào)LD先將上一周期的計(jì)數(shù)值鎖存在顯示譯碼器4511中，然后RESET信號(hào)對(duì)計(jì)數(shù)器4518清零，清零完畢后，4518開(kāi)始新的一個(gè)周期的計(jì)數(shù)，直到新的一次置數(shù)信號(hào)LD來(lái)到……如此循環(huán)往復(fù)，數(shù)碼管就能穩(wěn)定顯示一個(gè)周期的計(jì)數(shù)脈沖的個(gè)數(shù)了。

4.電壓數(shù)字轉(zhuǎn)換電路原理

電壓數(shù)字測(cè)量電路的關(guān)鍵，是將待測(cè)電壓U2線性地轉(zhuǎn)換成計(jì)數(shù)的時(shí)間。電路如圖4-6所示。圖4-6數(shù)字電壓表控制信號(hào)產(chǎn)生電路在圖4-6的電路中，PNP型三極管VT1及R1、R2、R3、R4構(gòu)成電流負(fù)反饋恒流充電電路，向電容C1恒流充電。電容C1兩端電壓UC為斜率一定的線性增長(zhǎng)的電壓，被送到比較器同相輸入端，與接到比較器反相輸入端的待測(cè)電壓U2進(jìn)行比較。當(dāng)電容電壓UC≥待測(cè)電壓U2時(shí)，比較器U2（OC輸出）輸出高電平，經(jīng)過(guò)阻容元件RC延遲，反相器（非門）

U3B輸出“1”，送到LM555的6腳和2腳，使THR和TRI的電平大于等于2/3VCC，LM555內(nèi)部觸發(fā)器翻轉(zhuǎn)，使3腳輸出Uout為低電平，7腳對(duì)地短路放電使電容電壓UC=0≤U2。比較器U2重新輸出低電平，經(jīng)阻容元件RC延遲使6、

2腳為低電平小于等于1/3VCC，LM555的3腳輸出Uout重回高電平，LM555內(nèi)部放電晶體管截止，7腳對(duì)地高阻，電容C1再次恒流充電……形成振蕩。各點(diǎn)電壓波形關(guān)系如

圖4-7所示。注意到Uout是555集成電路的3腳輸出。圖4-7數(shù)字電壓表控制信號(hào)波形圖三、實(shí)驗(yàn)內(nèi)容及步驟

(1)將電路圖4-6輸入Multisim軟件的工作區(qū)，進(jìn)行轉(zhuǎn)換電路仿真。了解電路參數(shù)對(duì)比較器輸出LD周期的影響。根據(jù)要求大致確定各參數(shù)的數(shù)值。

(2)將四位計(jì)數(shù)板接上+5V電源，RESET接“0”，LD接“1”，CP接函數(shù)發(fā)生器TTL方波信號(hào)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，觀察數(shù)字顯示規(guī)律。

(3)連接轉(zhuǎn)換電路，通電后用示波器測(cè)量電容兩端電壓UC波形。有鋸齒波的話則觀察RESET信號(hào)和LD信號(hào)是否符合工作時(shí)序；無(wú)鋸齒波則檢查電路。

(4)兩部分都正常，則可以連接成整體電路，進(jìn)行零位及滿度調(diào)試，將U2=0，則數(shù)碼管顯示應(yīng)該為0，否則檢查比較器門檻電壓是否太高，解決此問(wèn)題。然后U2輸入

3V，調(diào)整三極管VT1發(fā)射極電位器R3使顯示為3.00，按表4-1所列數(shù)值輸入，觀察顯示器讀數(shù)，填入表中。六、實(shí)驗(yàn)報(bào)告要求

(1)構(gòu)建既包含模擬電路又包含數(shù)字電路的系統(tǒng)要注意什么問(wèn)題？

(2)此轉(zhuǎn)換電路將被測(cè)電壓轉(zhuǎn)換成周期時(shí)間，試推導(dǎo)其運(yùn)算關(guān)系式。

(3)如果輸入大于3V，應(yīng)如何進(jìn)行測(cè)量？

(4)此電路測(cè)量精度為多少?

注：Multisim仿真圖如圖4-8所示。（計(jì)數(shù)器用74LS160，鎖存器用74LS374，數(shù)碼管內(nèi)含譯碼器。）圖4-8數(shù)字電壓表Multisim仿真圖

綜合實(shí)驗(yàn)四數(shù)字式電容表

二、實(shí)驗(yàn)原理

電容容量的測(cè)量有多種方法，本實(shí)驗(yàn)采用間接測(cè)量法，將電容量線性地轉(zhuǎn)換成計(jì)數(shù)周期（時(shí)間）。轉(zhuǎn)換電路的原理如圖4-9所示。

圖4-9電容測(cè)量原理圖恒定電流源IS以恒定電流向待測(cè)電容C1充電，使電容兩端的電壓UC線性上升，并送入比較器U2

與基準(zhǔn)電壓U2=3V比較。比較器的輸出LD在UC<3V時(shí)一直為低電平，反相器U3A輸出為高，向電容C2快速充電至高電平（時(shí)間常數(shù)很小）。反相器U3B輸出為低，開(kāi)關(guān)S保持?jǐn)嚅_(kāi)。由于恒流源持續(xù)向電容C1充電，一旦UC>3V，比較器輸出立即變高。此時(shí)反相器U3A輸出變低，電容C2通過(guò)R6、U3A內(nèi)部的輸出晶體管放電，等到C2上的電壓降到開(kāi)門電平以下，U3B輸出變高，使電子開(kāi)關(guān)S閉合，電容C1迅速放電，UC迅速回零。比較器U2的輸出LD也立即回到低電平，U3B也很快變低，開(kāi)關(guān)S恢復(fù)斷開(kāi)。由于R6C2的時(shí)間常數(shù)很小（微秒級(jí)），所以比較器輸出高電平的時(shí)間很短。由上述分析可知，兩次比較器輸出LD高電平之間的時(shí)間（即周期）與待測(cè)電容的容量成正比。

在LD的低電平期間計(jì)數(shù)器將連續(xù)計(jì)數(shù)，利用LD的正脈沖鎖存一個(gè)周期的計(jì)數(shù)值。只要適當(dāng)選取計(jì)數(shù)脈沖CP的頻率，就可以使計(jì)數(shù)值正好等于待測(cè)電容的容量。電容測(cè)量電路中的比較器選用LM339，每片集成塊內(nèi)部裝有四個(gè)獨(dú)立的電壓比較器，由于是OC輸出，故需上拉

電阻。

LM339的引腳排列參見(jiàn)圖4-10。圖4-10

LM339引腳排列實(shí)際的轉(zhuǎn)換電路如圖4-11所示，該電路與數(shù)字電壓表的V-T轉(zhuǎn)換電路十分相似。圖4-11的轉(zhuǎn)換電路中用穩(wěn)壓管穩(wěn)壓的方法使比較器反相輸入端電壓恒定，此時(shí)C1為待測(cè)電容。充電電流iC為(4-6)式中R4′等于R3的滑動(dòng)端以下部分加上R4全部的阻值。從上式可知充電電流iC為常數(shù)。電容電壓UC為即(4-8)由此可知電容充電時(shí)間t與電容C容量成正比。三、實(shí)驗(yàn)內(nèi)容及步驟

(1)將電路圖4-11輸入Multisim軟件的工作區(qū)，進(jìn)行電路仿真。了解電路參數(shù)對(duì)比較器輸出LD周期的影響。根據(jù)要求大致確定各參數(shù)的數(shù)值。

(2)將三位計(jì)數(shù)板接上+5V電源，RESET接“0”，LD接“1”，CP接函數(shù)發(fā)生器TTL方波信號(hào)，計(jì)數(shù)器開(kāi)始計(jì)數(shù)，觀察顯示規(guī)律。

(3)連接轉(zhuǎn)換電路，檢查無(wú)誤后通電。在C1=10nF情況下，示波器測(cè)量UC有無(wú)鋸齒波，LD、RESET信號(hào)是否正常。

(4)各信號(hào)正常情況下連接計(jì)數(shù)板。

(5)用電容箱作為校準(zhǔn)工具，輸入C1=1nF使顯示為001,輸入C1=999nF使顯示為999。將顯示讀數(shù)填入表4-2中。六、實(shí)驗(yàn)報(bào)告要求

(1)構(gòu)建既包含模擬電路又包含數(shù)字電路的系統(tǒng)要注意什么問(wèn)題？

(2)此電路將被測(cè)電容容量轉(zhuǎn)換成計(jì)數(shù)周期時(shí)間，試用測(cè)量數(shù)據(jù)校驗(yàn)運(yùn)算關(guān)系式。

(3)如果待測(cè)電容大于999nF，應(yīng)如何進(jìn)行測(cè)量？

(4)此電路測(cè)量精度為多少?綜合實(shí)驗(yàn)五數(shù)字式頻率計(jì)

一、實(shí)驗(yàn)?zāi)康?/p>

(1)了解數(shù)字頻率計(jì)的組成和原理。

(2)設(shè)計(jì)數(shù)字頻率計(jì)的時(shí)基信號(hào)和控制信號(hào)部分。

(3)掌握數(shù)字頻率計(jì)的各部分電路的調(diào)試及總體聯(lián)調(diào)

方法。二、實(shí)驗(yàn)原理

1.數(shù)字頻率計(jì)測(cè)頻原理

數(shù)字頻率計(jì)是根據(jù)閘門計(jì)數(shù)原理，測(cè)量交流周期性信號(hào)的頻率并用數(shù)字顯示的儀器。圖4-12所示為數(shù)字頻率計(jì)的原理框圖。待測(cè)信號(hào)是周期性的交流信號(hào)，經(jīng)輸入通

道放大、整形后得到TTL方波信號(hào)，加到主閘門的一個(gè)輸入端。圖4-12數(shù)字頻率計(jì)原理框圖主閘門是一個(gè)“與”門或者“與非”門，其另一個(gè)輸入來(lái)自控制電路的門控信號(hào)。門控信號(hào)高電平的寬度一般取單位時(shí)間，如1s、0.1s、0.01s、…，等于時(shí)基信號(hào)的周期。如果占空比等于50%，那么對(duì)時(shí)基信號(hào)二分頻就可以獲得門控信號(hào)。在門控信號(hào)的控制下，主閘門輸出的脈沖數(shù)就是單位時(shí)間內(nèi)待測(cè)信號(hào)的脈沖數(shù)，即頻率值。再經(jīng)過(guò)計(jì)數(shù)、譯碼、顯示電路，就能顯示測(cè)量結(jié)果。為了使顯示保持穩(wěn)定，每隔一定時(shí)間（一般是一個(gè)時(shí)基信號(hào)周期）后產(chǎn)生鎖存信號(hào)和清零信號(hào)，將譯碼輸入鎖存后使計(jì)數(shù)器清零，再進(jìn)入下一次測(cè)量。

2.100Hz時(shí)基信號(hào)的產(chǎn)生

用LM555定時(shí)器構(gòu)成的100Hz振蕩電路如圖4-13所示。電路很簡(jiǎn)單，就是所謂多諧振蕩器。根據(jù)設(shè)計(jì)要求（輸出100Hz方波，要求充放電時(shí)間常數(shù)基本相等，輸出波形的占空比等于50%），決定有關(guān)器件的參數(shù)，可以先進(jìn)行仿真。調(diào)節(jié)電位器RW，用示波器觀察LM555的3腳輸出波形。圖4-13用555構(gòu)成的100Hz時(shí)基電路

3.控制信號(hào)時(shí)序

按照?qǐng)D4-12數(shù)字頻率計(jì)原理框圖，若待測(cè)信號(hào)為TTL連續(xù)方波，則控制信號(hào)時(shí)序如圖4-14所示。門控信號(hào)高電平時(shí)，待測(cè)信號(hào)可以通過(guò)閘門；門控信號(hào)低電平時(shí)，閘門關(guān)閉。在門控信號(hào)的下降沿，產(chǎn)生鎖存信號(hào)LD，在LD的下降沿產(chǎn)生清零信號(hào)RESET，即先鎖存，再清零，保證鎖存數(shù)據(jù)不被清除。圖4-14數(shù)字頻率計(jì)閘門方案控制信號(hào)時(shí)序圖為了進(jìn)一步簡(jiǎn)化電路，也可以不用閘門，直接將待測(cè)信號(hào)送入計(jì)數(shù)器，于是門控信號(hào)也可以省略，利用清零后到下次鎖存之間的時(shí)間對(duì)待測(cè)信號(hào)的脈沖計(jì)數(shù)。從圖4-15的簡(jiǎn)化后的時(shí)序圖可以看出，如果時(shí)基信號(hào)占空比等于50%，門控信號(hào)又是時(shí)基的二分頻，只要LD和RESET

的脈沖寬度足夠窄（幾微秒），那么這段時(shí)間幾乎與門控信號(hào)高電平寬度相等。用TTL100Hz標(biāo)準(zhǔn)時(shí)鐘信號(hào)，經(jīng)過(guò)十進(jìn)制計(jì)數(shù)器計(jì)數(shù)分頻，產(chǎn)生3個(gè)時(shí)基信號(hào)：0.01s、0.1s、1s。每個(gè)時(shí)基信號(hào)對(duì)應(yīng)不同的測(cè)量量程?？梢杂脮r(shí)基信號(hào)來(lái)產(chǎn)生鎖存和清零信號(hào)，如圖4-15所示。圖4-15數(shù)字頻率計(jì)控制信號(hào)簡(jiǎn)化后的時(shí)序圖其中，鎖存信號(hào)LD的前沿與時(shí)基信號(hào)的前沿同步，清零信號(hào)RESET的前沿與鎖存信號(hào)LD的后沿同步。由圖可以看出，由于實(shí)際計(jì)數(shù)要等到清零結(jié)束后才開(kāi)始，故每個(gè)測(cè)量計(jì)數(shù)周期比時(shí)基信號(hào)的周期要略短一些，為了提高準(zhǔn)確度，這兩個(gè)信號(hào)的脈沖寬度應(yīng)該盡量窄一些。

4.CMOS單穩(wěn)態(tài)觸發(fā)器4528/4538

4528/4538有16個(gè)引腳，其排列如圖4-16(a)所示，兩個(gè)單穩(wěn)以前綴1或2區(qū)別。電路工作時(shí)必須在指定的引出端（T2和T1）接上電阻R和電容C，暫態(tài)時(shí)間（即輸出脈寬）由外接電阻R和電容C的乘積以及電源電壓VDD決定。圖4-16

4528/4538引腳排列和外部RC接法表4-3是4528/4538單穩(wěn)態(tài)觸發(fā)器的功能表。假設(shè)已經(jīng)按圖4-16（b