數(shù)電第4版 課件 18數(shù)據(jù)選擇器和數(shù)值比較器

1.數(shù)據(jù)選擇器（Multiplexer,MUX）

數(shù)據(jù)選擇器功能是將多路信號有選擇地送到一條輸出總線上去。數(shù)據(jù)輸出地址碼多路數(shù)據(jù)輸入3.3數(shù)據(jù)選擇器究竟選擇哪一路數(shù)據(jù)輸出由A1、A0兩位地址碼決定。1.真值表(把A1A0和Di（i=0…3）當作輸入，Y為輸出)：

A1

A0

Di

Y

000001010011100101110111010101012.邏輯函數(shù)表達式：2.4選1數(shù)據(jù)選擇器Y=3.3數(shù)據(jù)選擇器3.雙4選1數(shù)據(jù)選擇器——74LS1533.3數(shù)據(jù)選擇器4.8選1數(shù)據(jù)選擇器——74LS151Y=3.3數(shù)據(jù)選擇器3.3數(shù)據(jù)選擇器moduleMUX41(Y,A,B,C,D,SEL);outputY;inputA,B,C,D;input[1:0]SEL;regY;4選1數(shù)據(jù)選擇器的VerilogHDL語言代碼always@(A,B,C,D,SEL)case(SEL) 2'b00:Y=A; 2'b01:Y=B; 2'b10:Y=C; 2'b11:Y=D; default:Y=2'bx;endcaseendmodule5.數(shù)據(jù)選擇器的應(yīng)用（1）用使能端，可將兩片8選1數(shù)據(jù)選擇器擴展16選1數(shù)據(jù)選擇器。3.3數(shù)據(jù)選擇器（2）實現(xiàn)序列信號發(fā)生器3.3數(shù)據(jù)選擇器例：用8選1MUX實現(xiàn)邏輯函數(shù)解：8選1MUX的輸出Y的表達式為：令A(yù)2=A,A1=B,A0=C，D0=D1=D3=D6=D7=1、D2=D4=D5=0時，則L=Y連線圖如右：（3）實現(xiàn)邏輯函數(shù)3.3數(shù)據(jù)選擇器例：用4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)解：4選1數(shù)據(jù)選擇器的函數(shù)表達式為：

D0

D1

D2

D3“0”BAC“1”D0D1D2D3ENA1A0YF13.3數(shù)據(jù)選擇器用數(shù)據(jù)選擇器來實現(xiàn)邏輯函數(shù)時，應(yīng)注意以下幾點：1.當邏輯函數(shù)的變量個數(shù)與數(shù)據(jù)選擇器選擇輸入端個數(shù)相等時，可直接用數(shù)據(jù)選擇器來實現(xiàn)所要實現(xiàn)的邏輯函數(shù)。2.當邏輯函數(shù)的變量個數(shù)多于數(shù)據(jù)選擇器選擇輸入端數(shù)目時，應(yīng)分離出多余變量，將余下的變量分別有序地加到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。3.一個數(shù)據(jù)選擇器只能用來實現(xiàn)一個多輸入變量的單輸出邏輯函數(shù)。3.3數(shù)據(jù)選擇器

試用4選1數(shù)據(jù)選擇器74LS153（1∕2）和最少量的與非門實現(xiàn)邏輯函數(shù)：課堂練習3.3數(shù)據(jù)選擇器

數(shù)值比較器就是對兩個無符號二進制數(shù)A、B進行比較，以判別其大小的組合邏輯電路。

輸入：被比較的數(shù)字；輸出：兩個數(shù)字的比較結(jié)果，即等于、大于、小于。3.4數(shù)值比較器1.一位數(shù)值比較器（1）根據(jù)題意列出真值表A

B

Y(A＞B)

Y

(A＜B)

Y

(A=B)

00011011001001001001（2）根據(jù)真值表寫出各輸出的邏輯函數(shù)表達式3.4數(shù)值比較器（3）邏輯電路圖3.4數(shù)值比較器2.四位數(shù)值比較器四位數(shù)字比較的原理：設(shè)四位數(shù)字為A：A3A2A1A0，B：B3B2B1B0，先比最高位A3＞B3，則A＞B；最高位相同A3=B3，比次高位A2＞B2，則結(jié)果A＞B；……各位都相同時，A=B

3.4數(shù)值比較器74LS85功能表A3

B3A2

B2A1

B1A0

B0I(A＞B)I(A＜B)I(A=B)Y(A＞B)

Y(A＜B)Y(A=B)A3＞B3××××××100A3＜B3××××××010A3=B3A2＞B2×××××100A3=B3A2＜B2×××××010A3=B3A2=B2A1＞B1××××100A3=B3A2=B2A1＜B1××××010A3=B3A2=B2A1=B1A0＞B0×××100A3=B3A2=B2A1=B1A0＜B0×××010A3=B3A2=B2A1=B1A0=B0100100A3=B3A2=B2A1=B1A0=B0010010A3=B3A2=B2A1=B1A0=B0××1001A3=B3A2=B2A1=B1A0=B0110000A3=B3A2=B2A1=B1A0=B000011074LS85符號及邏輯功能3.4數(shù)值比較器例1：3位數(shù)值比較。3.4數(shù)值比較器解：例2：用兩片74LS85實現(xiàn)8位二進制數(shù)比較。解：3.4數(shù)值比較器例3．用一片4位數(shù)值比較器74HC85和適量的門電路實現(xiàn)兩個5位數(shù)值的比較。W0V0I(A＞B)I(A＜B)I(A=B)00001010101010011001I（A=B）=W0⊙V03.4數(shù)值比較器3.4數(shù)值比較器4位數(shù)值比較器的VerilogHDL代碼。moduleCM