電子課件-《電工與電子技術(shù)基礎(chǔ)(第三版)》-A06-3734-第七章-數(shù)字電路

第七章數(shù)字電路§7—3?§7—1門電路§7—2?常用集成組合邏輯電路觸發(fā)器§7—4?時序邏輯電路§7—1?門電路一、基本邏輯關(guān)系及其門電路1.與邏輯和與門（1）與邏輯1）與邏輯定義。只有當(dāng)決定一個事件的所有條件都成立時，事件才會發(fā)生，這種邏輯關(guān)系稱為與邏輯關(guān)系。2）運(yùn)算規(guī)則。如果用Y來表示燈亮這個事件的發(fā)生與否，用A和B分別表示開關(guān)的狀態(tài)，那么與邏輯關(guān)系可表示為：Y?=?A·B其中“·”為與邏輯的運(yùn)算符號，“A·B”讀作“A與B”。根據(jù)與邏輯的定義，若用“1”表示燈亮，“0”表示燈滅；用“1”表示開關(guān)閉合狀態(tài)，“0”表示開關(guān)斷開狀態(tài)，可以得到與邏輯的運(yùn)算規(guī)則：0·0=0?1·0=0?0·1=0?1·1=1開關(guān)控制與邏輯電路?（2）二極管與門電路二極管與門電路如圖所示。二極管與門電路1）工作原理。只有當(dāng)輸入信號VA、VB均為高電平時，該電路的輸出VY

才是高電平。因此，這個二極管電路對輸出獲得高電平而言，輸入信號與輸出信號之間具有與邏輯關(guān)系，該電路為與門電路。2）真值表和邏輯表達(dá)式。如果用“1”表示高電平，“0”表示低電平。用字母A、B來表示輸入信號，字母Y表示輸出信號。這種用1和0表示的所有可能的輸入狀態(tài)的取值和相應(yīng)的輸出狀態(tài)的取值所組成的表格稱為真值表。二極管與門輸入、輸出關(guān)系表與門的真值表（3）與門邏輯符號如圖所示是兩輸入的與門邏輯符號。與門邏輯符號2.或邏輯和或門（1）或邏輯或邏輯可以表示為Y?=?A＋B式中“+”為或邏輯運(yùn)算符號，“A＋B”讀成“A或B”。開關(guān)控制或邏輯電路（2）二極管或門電路或門的邏輯符號如圖所示。二極管組成的或門電路如圖所示。由以上分析可知，這個電路只要輸入信號有一個以上為高電平時，電路的輸出就是高電平?；蜷T的邏輯符號二極管組成的或門電路2）真值表和邏輯表達(dá)式。由表可將或門邏輯功能歸納為：“有1出1，全0出0”。或門的真值表所謂正邏輯，是指用電路的高電平代表邏輯1，低電平代表邏輯0。所謂負(fù)邏輯，是指用電路的低電平代表邏輯1，高電平代表邏輯0。邏輯門正邏輯電平關(guān)系表邏輯門負(fù)邏輯電平關(guān)系表

開關(guān)控制非邏輯電路（2）三極管非門電路非門的邏輯功能為：輸入低電平時，輸出為高電平；輸入高電平時，輸出為低電平。非門的邏輯表示式為：晶體三極管非門電路非門電路的真值表二、復(fù)合邏輯門復(fù)合邏輯門電路三、集成邏輯門電路所謂數(shù)字集成電路就是把電路元件都制作在一塊芯片上的電路。數(shù)字集成門電路目前應(yīng)用較多的有兩類：TTL（晶體管-晶體管邏輯門電路）集成電路和CMOS（互補(bǔ)對稱連接的金屬-氧化物-半導(dǎo)體場效應(yīng)管）集成電路。集成與非門電路外形圖1.

TTL與非門如圖所示是常用的TTL與非門電路及其邏輯符號。常用的TTL與非門電路及其邏輯符號a）TTL與非門電路?b）與非門邏輯符號集成電路中的多發(fā)射極晶體管

TTL與非門的外引線排列圖?與非門電路的電壓傳輸特性TTL與非門的主要參數(shù)2.集電極開路與非門（OC門）這種靠線的連接形成與功能的方式稱為線與連接，即?集電極開路與非門（OC門）a）電路?b）邏輯符號?c）單個使用?d）多個使用3.三態(tài)門（TSL門）三態(tài)門的電路和邏輯符號如圖a所示，三態(tài)門可以看作是由兩個與非門和一個二極管組成的。，這種狀態(tài)稱為三態(tài)門的工作狀態(tài)。三態(tài)門（TSL門）a）電路?b）邏輯符號三態(tài)門的邏輯真值表4.

MOS與非門（1）MOS管的開關(guān)特性MOS管的漏極D和源極S相當(dāng)于一個開關(guān)。

NMOS場效應(yīng)管及開關(guān)等效電路（2）CMOS與非門CMOS與非門又稱為互補(bǔ)型MOS與非門，由NMOS和PMOS管共同組成。

CMOS與非門§7—2常用集成組合邏輯電路生活、生產(chǎn)中的十進(jìn)制數(shù)顯示實(shí)例形成十進(jìn)制數(shù)顯示示意框圖一、邏輯代數(shù)的基本運(yùn)算規(guī)則和基本定律1.邏輯代數(shù)的基本運(yùn)算規(guī)則常用基本邏輯運(yùn)算規(guī)則2.邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律二、邏輯函數(shù)的化簡1.并項(xiàng)法利用公式

將兩個乘積項(xiàng)合并為一項(xiàng)，合并后消去一個互補(bǔ)的變量。例如，2.吸收法利用公式A+AB=A吸收多余的乘積項(xiàng)。例如，3.消去法利用公式

消去多余的因子。例如，4.配項(xiàng)法利用

可將某項(xiàng)拆成兩項(xiàng)，然后再用上述方法進(jìn)行化簡。三、組合邏輯電路的分析1.組合邏輯電路的分析步驟（1）根據(jù)組合邏輯電路的邏輯圖，逐級寫出邏輯函數(shù)的表達(dá)式。（2）對表達(dá)式進(jìn)行化簡或變換，以得到最簡的函數(shù)表達(dá)式。（3）根據(jù)最簡的函數(shù)表達(dá)式，列出真值表。（4）分析真值表確定電路的邏輯功能。2.分析步驟示例試分析圖所示邏輯電路的功能。a）邏輯電路圖?b）異或門的圖形符號四、常用集成組合邏輯電路1.常用數(shù)制（1）十進(jìn)制數(shù)十進(jìn)制數(shù)有10個不同的數(shù)碼0、1、2、…、9，稱它的基數(shù)為10。任何一個十進(jìn)制數(shù)都可用這10個數(shù)碼按一定規(guī)律排列起來表示。十進(jìn)制的計(jì)數(shù)規(guī)律是“逢十進(jìn)一”。（2）二進(jìn)制數(shù)二進(jìn)制數(shù)只有兩個數(shù)碼：0和1，它的基數(shù)為2，計(jì)數(shù)規(guī)律是“逢二進(jìn)一”。一個二進(jìn)制數(shù)也可以按權(quán)位展開，例如，1?101?=?1×23?+?1×22?+?0×21?+?1×20式中23、22、21、20就是對應(yīng)數(shù)位的權(quán)?？梢?，四位二進(jìn)制數(shù)的權(quán)分別為8、4、2、1。（3）十六進(jìn)制數(shù)十六進(jìn)制數(shù)有16個數(shù)碼：0、1、2、…、9、A、B、C、D、E、F，它的基數(shù)為16，計(jì)數(shù)規(guī)律是“逢十六進(jìn)一”。2.編碼器把二進(jìn)制數(shù)碼0和1按一定的規(guī)律編排成一組組代碼，并使每組代碼具有一定的含義（如代表某個十進(jìn)制數(shù)），這就叫作編碼。能完成編碼的數(shù)字電路稱為編碼器。（1）二-十進(jìn)制編碼器將十進(jìn)制數(shù)字0~9編成二進(jìn)制代碼的電路稱為二-十進(jìn)制編碼器，也稱為BCD碼編碼器。8421BCD碼的編碼表8421編碼器（2）優(yōu)先編碼器在實(shí)際應(yīng)用中往往同時有多個信號輸入編碼器，這時編碼器不可能對這些信號同時進(jìn)行編碼，而只能按信號的輕重緩急，即按輸入信號的優(yōu)先級別進(jìn)行編碼。具有這種功能的編碼器就稱為優(yōu)先編碼器。CT74LS147的外形圖CT74LS147外引腳排列圖

CT74LS147型優(yōu)先編碼器的編碼表五、譯碼器和顯示器1.二-十進(jìn)制譯碼器將二進(jìn)制代碼譯成十進(jìn)制數(shù)碼0~9的電路叫作二-十進(jìn)制譯碼器。一個二-十進(jìn)制代碼有四位二進(jìn)制代碼，所以，這種譯碼器有四個輸入端、十個輸出端，通常也叫作4線-10線譯碼器。8421BCD碼譯碼器邏輯電路圖2.顯示譯碼器七段顯示器字形圖（1）常用的數(shù)碼顯示器LED數(shù)字顯示器又稱數(shù)碼管，它由七段發(fā)光二極管封裝組成，它們排列成“日”字形。LED數(shù)碼管各引腳說明如下：a、b、c、d、e、f、g——字形七段輸入端；dp——小數(shù)點(diǎn)輸入端；VCC——電源；GND——地。

LED數(shù)碼管引腳

a）共陽極數(shù)碼管?b）共陰極數(shù)碼管LED數(shù)字顯示器外形LED數(shù)碼管內(nèi)部發(fā)光二極管的接法有兩種：共陽極或共陰極接法。LED數(shù)碼管內(nèi)部發(fā)光二極管的兩種接法a）共陽極?b）共陰極LCD數(shù)碼顯示器2）液晶顯示器。液晶顯示器通常簡稱LCD。（2）BCD七段顯示譯碼器BCD七段顯示譯碼器能把“8421”二-十進(jìn)制代碼譯成對應(yīng)于數(shù)碼管的七個字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼。CT74LS247的外形和引腳排列a）外形圖?b）引腳排列圖§7—3?觸發(fā)器

“與非”型基本RS觸發(fā)器

基本RS觸發(fā)器真值表與非型基本RS觸發(fā)器的邏輯符號（2）“或非”型基本RS觸發(fā)器“或非”型基本RS觸發(fā)器如圖a所示。它由兩個“或非”門交叉耦合組成。按照“或非”門的邏輯功能，“有1出0，全0出1?！盎蚍恰毙突綬S觸發(fā)器a）邏輯圖?b）邏輯符號“或非”型基本RS觸發(fā)器真值表

同步RS觸發(fā)器的邏輯電路及邏輯符號a）邏輯圖?b）邏輯符號（3）特性表、狀態(tài)圖綜上所述，可以得到同步RS觸發(fā)器的真值表，見表。同步RS觸發(fā)器的真值表觸發(fā)器的轉(zhuǎn)換規(guī)律也可以用圖形的方式形象地加以表示。這個圖形就稱為狀態(tài)轉(zhuǎn)換圖，簡稱狀態(tài)圖。同步RS觸發(fā)器的狀態(tài)圖如圖所示。同步RS觸發(fā)器的狀態(tài)圖二、JK觸發(fā)器1.邏輯電路邊沿JK觸發(fā)器的邏輯電路和邏輯符號a）邏輯電路?b）圖形符號

JK觸發(fā)器的特性表見表。

JK觸發(fā)器特性表由特性表可以得到JK觸發(fā)器的特性方程：JK觸發(fā)器的狀態(tài)圖如圖所示。狀態(tài)圖

JK觸發(fā)器的波形圖若將J、K端連接作為T端，JK觸發(fā)器就成為T觸發(fā)器，如圖所示。即：J?=?K?=?T

T觸發(fā)器三、D觸發(fā)器1.電路維持阻塞D觸發(fā)器如圖所示。圖中與非門D1、D2組成基本RS觸發(fā)器，D3、D4、D5、D6四個與非門組成控制門。維持阻塞D觸發(fā)器a）邏輯圖?b）邏輯符號2.工作原理CP?=?0時，D3、D4被封鎖，Q3?=?Q4?=?1，觸發(fā)器維持原狀態(tài)不變。綜上所述，D觸發(fā)器的邏輯功能可以用表來表示。D觸發(fā)器的特性表由特性表可以得到特性方程：D觸發(fā)器的狀態(tài)圖如圖所示。D觸發(fā)器的狀態(tài)圖?D觸發(fā)器的輸入輸出波形§7—4?時序邏輯電路一、計(jì)數(shù)器1.二進(jìn)制計(jì)數(shù)器（1）電路異步二進(jìn)制遞增計(jì)數(shù)器的電路如圖所示。它由三級JK觸發(fā)器組成，由于J?=?K?=?1，故而來一個觸發(fā)脈沖，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，Q端為各觸發(fā)器的輸出，C為進(jìn)位輸出。異步二進(jìn)制遞增計(jì)數(shù)器的邏輯電路（2）工作原理每向觸發(fā)器CP端輸入一個脈沖，觸發(fā)器狀態(tài)就翻轉(zhuǎn)一次，即由上圖可得到進(jìn)位的表達(dá)式：按照計(jì)數(shù)器翻轉(zhuǎn)規(guī)律，可直接得到計(jì)數(shù)器狀態(tài)表，見表。三位異步二進(jìn)制遞增計(jì)數(shù)器狀態(tài)表三位異步二進(jìn)制遞增計(jì)數(shù)器的波形2.二-五-十進(jìn)制計(jì)數(shù)器（1）電路組成及引腳功能CT74LS290型二-五-十進(jìn)制計(jì)數(shù)器由一個獨(dú)立的一位二進(jìn)制計(jì)數(shù)器和一個五進(jìn)制計(jì)數(shù)器組成。CT74LS290型二-五-十進(jìn)制計(jì)數(shù)器a）邏輯圖CT74LS290型二-五-十進(jìn)制計(jì)數(shù)器

b）外引線排列圖?c）功能表（2）工作原理1）只輸入計(jì)數(shù)脈沖C0，由Q0

輸出，為二進(jìn)制計(jì)數(shù)器。2）只輸入計(jì)數(shù)脈沖C1，由Q3、Q2、Q1

端輸出，為五進(jìn)制計(jì)數(shù)器。五進(jìn)制計(jì)數(shù)器的狀態(tài)表3）將Q0

端與C1

端連接，計(jì)數(shù)脈沖從C0

端輸入，從Q3、Q2、Q1、Q0

端輸出，這就構(gòu)成了8421碼十進(jìn)制計(jì)數(shù)器，如圖所示，電路狀態(tài)見表。

8421碼十進(jìn)制計(jì)數(shù)器十進(jìn)制遞增計(jì)數(shù)器狀態(tài)表4）用CT74LS290構(gòu)成六十進(jìn)制計(jì)數(shù)器。為了得到六十進(jìn)制計(jì)數(shù)器，可以將兩片CT74LS290接成十進(jìn)制的計(jì)數(shù)器串聯(lián)起來，如圖所示。兩片CT74LS290接成六十進(jìn)制的計(jì)數(shù)器二、寄存器