計(jì)算機(jī)組成與結(jié)構(gòu)考試復(fù)習(xí)

習(xí)題一、選擇題1、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（

）A、運(yùn)算器、存儲器、控制器B、外部設(shè)備和主機(jī)C、主機(jī)和實(shí)用程序D、配套的硬件設(shè)備和軟件系統(tǒng)2、計(jì)算機(jī)系統(tǒng)中的存儲器系統(tǒng)是指（）A、RAM存儲器B、ROM存儲器C、主存儲器D、主存儲器和外存儲器習(xí)題一、選擇題3、馮·諾依曼機(jī)工作方式的基本特點(diǎn)是（）A、多指令流單數(shù)據(jù)流B、按地址訪問并順序執(zhí)行指令C、堆棧操作D、存儲器按內(nèi)部選擇地址

4、辦公自動化（OA）是目前廣泛開展的一項(xiàng)計(jì)算機(jī)應(yīng)用，按分類，它應(yīng)屬于（）A、實(shí)時控制B、科學(xué)計(jì)算C、數(shù)據(jù)處理D、計(jì)算機(jī)輔助設(shè)計(jì)習(xí)題一、選擇題5、郵局把信件進(jìn)行自動分揀，使用的計(jì)算機(jī)技術(shù)是（）A、機(jī)器翻譯B、自然語言理解C、模式識別D、機(jī)器證明6、計(jì)算機(jī)硬件能直接執(zhí)行的只有（）A、符號語言B、機(jī)器語言C、機(jī)器語言和匯編語言D、匯編語言習(xí)題一、選擇題7、下列說法不正確的是（）任何可以由軟件實(shí)現(xiàn)的操作也可以由硬件來實(shí)現(xiàn)固件就功能而言類似于軟件，而從形態(tài)來說又類似于硬件在計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)中，微程序級屬于硬件級，其他四級都是軟件級。(為什么？)面向高級語言的機(jī)器是完全可以實(shí)現(xiàn)的。8、在機(jī)器數(shù)中，（）的零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、反碼D、原碼和反碼習(xí)題一、選擇題9、一個8位二進(jìn)制整數(shù)，采用補(bǔ)碼表示，且由3個“1”和5個“0”組成，則最小值為（）(補(bǔ)碼10000011，原碼11111100(-125))A、-127B、-32C、-125（負(fù)數(shù)時，補(bǔ)碼越大，原碼越?。。〥、-310、用n+1位字長（其中1位符號位）表示定點(diǎn)整數(shù)時，(原碼)所能表示的數(shù)值范圍是（）A、0≦|N|≦2n+1-1B、0≦|N|≦2n-1C、0≦|N|≦2n-1-1D、0≦|N|≦2n

習(xí)題一、選擇題11、32位浮點(diǎn)數(shù)格式中，符號位為1位，階碼為8位，尾數(shù)為23位。則它所能表示的最大規(guī)格化正數(shù)是（）A、(2-2-23)×2+127B、(1-2-23)×2+127（？？）C、(2-2-23)×2+255

D、2+127-2-23

12、假設(shè)下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯誤，采用偶校驗(yàn)的字符碼是（）A、11001011B、11010110C、11000001D、11001001習(xí)題一、選擇題13、長度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長、尾數(shù)短，后者階碼短、尾數(shù)長，其他規(guī)定都相同，則它們可表示的數(shù)的范圍和精度為（）A、兩者可表示的數(shù)的范圍和精度相同B、前者可表示的數(shù)的范圍大但精度低C、后者可表示的數(shù)的范圍大且精度高D、前者可表示的數(shù)的范圍大且精度高14、某數(shù)在計(jì)算機(jī)中用8421BCD碼（二進(jìn)制編碼的十進(jìn)制）表示為011110001001，其真值為（）A、789B、789HC、1929D、11110001001B習(xí)題一、選擇題15、在浮點(diǎn)數(shù)補(bǔ)碼運(yùn)算時，判斷結(jié)果為規(guī)格化的條件是（）A、階符與數(shù)符相同B、階符與數(shù)符相異C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后的第一位數(shù)字相異D、數(shù)符與尾數(shù)小數(shù)點(diǎn)后的第一位數(shù)字相同16、運(yùn)算器雖有許多部件組成，但核心部分是（）A、數(shù)據(jù)總線B、算術(shù)邏輯運(yùn)算單元C、多路開關(guān)D、通用寄存器習(xí)題一、選擇題17、在定點(diǎn)運(yùn)算器中，溢出判斷電路一般用（）來實(shí)現(xiàn)A、與非門B、或非門C、異或門D、與或非門18、在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是（）A、運(yùn)算過程中最高位產(chǎn)生了進(jìn)位或借位B、參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍C、運(yùn)算的結(jié)果的操作數(shù)超出了機(jī)器的表示范圍D、寄存器的位數(shù)太少，不得不舍棄最低有效位習(xí)題一、選擇題19、存儲器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來（）A、存放數(shù)據(jù)B、存放程序C、存放數(shù)據(jù)和程序D、存放微程序20、存儲單元是指（）A、存放一個二進(jìn)制信息位的存儲元B、存放一個機(jī)器字的所有存儲元的集合C、存放一個字節(jié)的所有存儲元的集合D、存放兩個字節(jié)的所有存儲元的集合習(xí)題一、選擇題21、計(jì)算機(jī)的存儲器采用分級存儲體系的主要目的是（）A、便于讀寫數(shù)據(jù)B、減小機(jī)箱的體積C、便于系統(tǒng)升級D、解決存儲容量、價格和存取速度之間的矛盾22、某計(jì)算機(jī)字長為16位，它的存儲容量為64KB，若按字編址，那么它的尋址范圍是（）A、64KB、32K（64*210*23/16=32K）C、64KBD、32KB習(xí)題一、選擇題23、某SRAM芯片，其容量為512×8位，包括電源端和接地端，該芯片引出線的最小數(shù)目為（）A、23(SRAM靜態(tài)隨機(jī)存儲器)B、25C、50D、19（8位就有8根數(shù)據(jù)線，512=29，就有9根地址線，再加2=19）24、某SRAM芯片，其存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）A、64，16B、16，64C、64，8(64k=216，有16根地址線，16位就有16根數(shù)據(jù)線)D、16，16習(xí)題一、選擇題25、主存儲器和CPU之間增加Cache的目的是（）A、解決CPU和主存之間的速度匹配問題B、擴(kuò)大主存儲器的容量C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存容量又?jǐn)U大CPU中通用寄存器的數(shù)量26、采用虛擬存儲器的主要目的是（）A、提高主存儲器的存取速度B、擴(kuò)大主存儲器的存儲空間并能進(jìn)行自動管理和調(diào)度C、提高外存儲器的存取速度D、擴(kuò)大外存儲器的存儲空間習(xí)題一、選擇題27、雙端口存儲器所以能高速進(jìn)行讀/寫，是因?yàn)椴捎茫ǎ〢、高速芯片B、兩套相互獨(dú)立的讀寫電路C、流水技術(shù)D、新型器件28、下列因素下，與Cache的命中率無關(guān)的是（）A、主存的存取時間B、塊的大小C、Cache的組織方式D、Cache的容量習(xí)題一、選擇題29、在下列Cache替換算法中，速度最快的是（）A、最不經(jīng)常使用（LFU）算法B、近期最少使用（LRU）算法C、隨機(jī)替換D、先進(jìn)先出（FIFO）算法30、在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為（）A、全相聯(lián)映射B、直接映射C、組相聯(lián)映射D、混合映射習(xí)題一、選擇題31、指令系統(tǒng)中采用不同的尋址方式的目的主要是（）A、實(shí)現(xiàn)存儲程序和程序控制B、縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C、可以直接訪問外存D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度32、單地址指令中為了完成兩個數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常采用（）A、堆棧尋址方式B、立即尋址方式C、隱含尋址方式D、間接尋址方式習(xí)題一、選擇題33、寄存器間接尋址方式中，操作數(shù)處在（）A、通用寄存器B、主存單元C、程序計(jì)數(shù)器D、堆棧34、變址尋址方式中，操作數(shù)的有效地址等于（）A、基址寄存器內(nèi)容加上形式地址B、堆棧指示器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址D、程序計(jì)數(shù)器內(nèi)容加上形式地址習(xí)題一、選擇題35、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元，如果進(jìn)棧操作的動作是：（A）

MSP，（SP）-1

SP，那么出棧操作的動作應(yīng)為（）A、（MSP）

A，（SP）+1

SPB、（SP）+1

SP，（MSP）

AC、（SP）-1

SP，（MSP）

AD、（MSP）

A，（SP）-1

SP36、程序控制類指令的功能是（）A、進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B、進(jìn)行主存和CPU之間的數(shù)據(jù)傳送C、進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D、改變程序執(zhí)行的順序習(xí)題一、選擇題37、下列幾項(xiàng)中，不符合RISC指令系統(tǒng)的特點(diǎn)是（）A、指令長度固定，指令種類少B、尋址方式種類盡量減少，指令功能盡可能強(qiáng)C、增加寄存器的數(shù)目，以盡量減少訪存次數(shù)D、選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令

38、中央處理器是指（）A、運(yùn)算器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存儲器習(xí)題一、選擇題39、在CPU中跟蹤指令后繼地址的寄存器是（）A、主存地址寄存器B、指令寄存器C、程序計(jì)數(shù)器D、狀態(tài)條件寄存器40、操作控制器的功能是（）A、產(chǎn)生時序信號B、從主存取出一條指令C、完成指令操作碼譯碼D、從主存取出一條指令，完成指令操作碼譯碼，產(chǎn)生有關(guān)的操作控制信號

習(xí)題一、選擇題41、由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時間較長，因此機(jī)器周期通常用（）來規(guī)定A、主存中讀取一個指令字的最短時間B、主存中讀取一個數(shù)據(jù)字的最長時間C、主存中寫入一個數(shù)據(jù)字的平均時間D、主存中讀取一個數(shù)據(jù)字的平均時間42、同步控制是（）A、只適用于CPU控制的方式B、只適用于外圍設(shè)備控制的方式C、由統(tǒng)一時序信號控制的方式D、所有指令執(zhí)行時間都相同的方式習(xí)題一、選擇題43、微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）A、每條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行B、一條微指令由若干條機(jī)器指令組成C、每條機(jī)器指令由一條微指令來執(zhí)行D、一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行44、下列部件中不屬于控制器的部件是（）A、指令寄存器B、操作控制器C、程序計(jì)數(shù)器D、狀態(tài)條件寄存器習(xí)題一、選擇題45、為了確定下一條微指令的地址，通常采用斷定方式，其基本思想是（）A、用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址B、用微程序計(jì)數(shù)器μPC來產(chǎn)生后繼微指令地址C、通過微指令控制字段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判斷字段控制產(chǎn)生后繼微指令地址D、通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址46、計(jì)算機(jī)操作的最小時間單位是（）A、時鐘周期B、指令周期C、CPU周期D、微指令周期習(xí)題一、選擇題47、下列不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)的是（）A、提高微程序的執(zhí)行速度B、提高微程序設(shè)計(jì)的靈活性C、縮短微指令的長度D、增大控制存儲器的容量48、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時（）A、減少了信息傳輸量B、提高了信息傳輸?shù)乃俣菴、減少了信息傳輸線的條數(shù)D、提高了信息傳輸?shù)男柿?xí)題一、選擇題49、在三種集中式總線控制中，（）方式響應(yīng)時間最快A、鏈?zhǔn)讲樵傿、計(jì)數(shù)器定時查詢C、獨(dú)立請求D、無法比較

50、數(shù)據(jù)總線的寬度由總線的（）定義A、物理特性B、功能特性C、電氣特性D、時間特性習(xí)題一、選擇題51、下列陳述中不正確的是（）A、在雙總線系統(tǒng)中，訪存操作和輸入/輸出操作各有不同的指令B、系統(tǒng)吞吐量主要取決于主存的存取周期C、總線的功能特性定義每一根線上信號的傳遞方向和有效電平范圍D、早期的總線結(jié)構(gòu)以CPU為核心，而當(dāng)代的總線系統(tǒng)由總線控制器完成多個總線請求者之間的協(xié)調(diào)與仲裁

52、下列各項(xiàng)中，（）是同步傳輸?shù)奶攸c(diǎn)A、需要應(yīng)答信號B、各部件的存取時間比較接近C、總線長度較長D、總線周期長度可變習(xí)題一、選擇題53、計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（）之間的交接界面A、CPU與存儲器B、主機(jī)與外圍設(shè)備C、存儲器與外圍設(shè)備D、CPU與系統(tǒng)總線

54、計(jì)算機(jī)的外圍設(shè)備是指（）A、輸入/輸出設(shè)備B、外存設(shè)備C、遠(yuǎn)程通信設(shè)備D、除了CPU和內(nèi)存以外的其他設(shè)備習(xí)題一、選擇題55、活動頭磁盤存儲器的平均存取時間是指（）A、最大找道時間加上最小找道時間B、平均找道時間C、平均找道時間加上平均等待時間D、平均等待時間

56、中斷發(fā)生時，由硬件保護(hù)并更新程序計(jì)數(shù)器PC，而不是由軟件完成，主要是為了（）A、能進(jìn)入中斷處理程序并能正確返回原程序B、節(jié)省內(nèi)存C、提高處理機(jī)的速度D、使中斷處理程序易于編制，不易出錯。

習(xí)題一、選擇題57、中斷向量地址是（）A、子程序入口地址B、中斷服務(wù)程序入口地址C、中斷號D、中斷返回地址

58、為了便于實(shí)現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（）A、通用寄存器B、堆棧C、存儲器D、外存習(xí)題一、選擇題59、當(dāng)采用以下方式輸入操作時，CPU存在踏步等待現(xiàn)象的是（）A、程序查詢方式B、中斷方式C、DMA方式

D、通道方式

60、在采用DMA方式高速傳輸數(shù)據(jù)時，數(shù)據(jù)傳送是（）A、在總線控制器發(fā)出的控制信號控制下完成的B、在DMA控制器本身發(fā)出的控制信號控制下完成的C、由CPU執(zhí)行的程序完成的D、由CPU響應(yīng)硬中斷處理完成的習(xí)題一、選擇題61、中斷允許觸發(fā)器用來（）A、表示外設(shè)是否提出了中斷請求B、CPU是否響應(yīng)了中斷請求C、CPU是否正在進(jìn)行中斷處理D、開放和關(guān)閉可屏蔽硬中斷

62、周期挪用方式常用于（）方式的輸入/輸出中A、DMAB、中斷C、程序傳送D、通道習(xí)題一、選擇題63、如果有多個中斷同時發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級響應(yīng)優(yōu)先級最高的中斷請求，若要調(diào)整中斷事件的響應(yīng)次序，可以利用（）A、中斷嵌套B、中斷向量C、中斷響應(yīng)D、中斷屏蔽

64、中斷允許觸發(fā)器用來（）A、表示外設(shè)是否提出了中斷請求B、CPU是否響應(yīng)了中斷請求C、CPU是否正在進(jìn)行中斷處理D、開放和關(guān)閉可屏蔽硬中斷習(xí)題二、填空題1、在馮·諾依曼機(jī)中，將計(jì)算機(jī)硬件分為（）、控制器、（）、輸入設(shè)備和輸出設(shè)備等五個組成部分。

2、8位計(jì)算機(jī)中，-23的原碼為（），反碼為（），補(bǔ)碼為（），移碼為（）。3、主存按內(nèi)容的可變性可以劃分為（）和（）。4、一臺計(jì)算機(jī)所有機(jī)器指令的集合稱為這臺計(jì)算機(jī)的（）。指令格式是指令用二進(jìn)制碼表示的結(jié)構(gòu)形式，通常由（）字段和地址碼字段組成。

運(yùn)算器存儲器10010111111010001110100101101001隨機(jī)讀寫存儲器RAM只讀存儲器ROM指令系統(tǒng)操作碼習(xí)題二、填空題5、一般來說，CPU具有指令控制、（）、時間控制、（）等四個方面的功能。

6、在設(shè)計(jì)浮點(diǎn)加減運(yùn)算部件時，一般要經(jīng)過判0操作、（）、尾數(shù)加減、（）與舍入等5個步驟。7、磁盤存儲器由（）、磁盤驅(qū)動器和盤片3部分組成。（）是磁盤記錄信息的最小單位。8、在計(jì)算機(jī)系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的公共通路稱為（）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（）、數(shù)據(jù)和控制信息。操作控制數(shù)據(jù)加工對階規(guī)格化磁盤控制器扇區(qū)總線地址習(xí)題二、填空題9、在計(jì)算機(jī)系統(tǒng)中，CPU對外圍設(shè)備數(shù)據(jù)傳送的控制方式大致可分為程序查詢方式、程序（）方式、（）方式、通道方式和外圍處理機(jī)方式這五種。

10、如果進(jìn)入流水線的兩條相鄰指令，后者用到前者產(chǎn)生的結(jié)果，則稱兩條指令存在（）相關(guān)。如果流水線中因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突則稱為流水線的（）沖突。11、目前大多數(shù)計(jì)算機(jī)都采用了（）、主存儲器和（）構(gòu)成的三級存儲系統(tǒng)。這個存儲系統(tǒng)可以看成是由（）層次和（）層次構(gòu)成的系統(tǒng)。中斷DMA數(shù)據(jù)結(jié)構(gòu)Cache輔存Cache—主存主存—輔存習(xí)題三、計(jì)算題1、某機(jī)器字長8位，設(shè)X=25/32，Y=-21/64，試計(jì)算X補(bǔ)，Y補(bǔ)，[-Y]補(bǔ)，[X+Y]補(bǔ)，[X-Y]補(bǔ)，并判斷結(jié)果是否溢出。

2、若浮點(diǎn)數(shù)ｘ的754標(biāo)準(zhǔn)存儲格式為(C1B68000)16，求其浮點(diǎn)數(shù)的十進(jìn)制值。

3、設(shè)有兩個十進(jìn)制數(shù)：x=-0.875×21，y=0.625×22。（1）將x，y的尾數(shù)轉(zhuǎn)換為二進(jìn)制補(bǔ)碼形式。（2）設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位。通過補(bǔ)碼運(yùn)算規(guī)則求z=x-y的二進(jìn)制浮點(diǎn)數(shù)規(guī)格化結(jié)果。習(xí)題三、計(jì)算題4、設(shè)10001010110是一個采用偶校驗(yàn)的（7,4）海明校驗(yàn)碼，試判斷是否有錯？如果有錯，請糾正。

5、選擇生成多項(xiàng)式G(X)=X3+X+1，請將4位有效信息1101編碼成7位CRC碼。

6、已知X=0011，Y=-0101，試用補(bǔ)碼一位乘法Booth算法求X×Y，給出規(guī)范的運(yùn)算步驟。7、設(shè)X=0.101001，Y=0.111，用原碼加減交替法求X/Y，給出規(guī)范的運(yùn)算步驟。習(xí)題三、計(jì)算題8、一個硬磁盤內(nèi)有8片盤片，每片有兩個記錄面，每個記錄面有1000個磁道，每個磁道分32個扇區(qū)，磁盤轉(zhuǎn)速為每分鐘5400轉(zhuǎn)。問：（1）磁盤內(nèi)有多少個柱面？（2）該磁盤的存儲容量為多少？（3）該磁盤能提供的最大數(shù)據(jù)傳輸率是多少？

9、某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHz，則總線帶寬是多少?如果一個總線周期中并行傳送64位數(shù)據(jù)，總線時鐘頻率升為66MHz，則總線帶寬又是多少?分析影響帶寬的因素。習(xí)題三、計(jì)算題10、某計(jì)算機(jī)系統(tǒng)的內(nèi)存儲器由Cache和主存構(gòu)成，Cache的存儲周期為45ns，主存的存儲周期為200ns，已知在一段給定的時間內(nèi)，CPU共訪問內(nèi)存4500次，其中340次訪問主存。問：（1）Cache的命中率是多少？（2）CPU訪存的平均時間是多少？（3）Cache—主存系統(tǒng)的效率是多少？

11、假設(shè)主存只有a，b，c三個頁框，組成a進(jìn)c出的FIFO隊(duì)列進(jìn)程，訪問頁面的序列是0，1，2，4，2，3，0，2，1，3，2號。若采用：（1）FIFO算法；（2）FIFO+LRU算法。用列表法求兩種策略的命中率。習(xí)題三、計(jì)算題12、一個直接映象的cache由32個存儲塊組成，主存包含2048個存儲塊，每塊32個字，試回答：（1）主存地址有多少位？cache地址有多少位？（2）計(jì)算主存地址格式中，區(qū)號、塊號和塊內(nèi)地址的位數(shù)。（3）主存地址為(E8A8)16的字單元映射在cache中的什么位置？習(xí)題三、計(jì)算題13、如下圖所示的動態(tài)多功能流水線由5段構(gòu)成，加法用1、3、4、5段，乘法用1、2、5段，第4段的時間為2△t，其它各段時間均為△t，而且流水線的輸出可以直接返回輸入或暫存于相應(yīng)的流水線寄存器中。若在該流水線上計(jì)算∑(Ai×Bi)，1≤i≤4，試計(jì)算其吞吐率、加速比和效率。12345加法乘法△t△t△t△t2△t習(xí)題四、簡答題1、簡要說明計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、計(jì)算機(jī)組成與計(jì)算機(jī)實(shí)現(xiàn)的概念及它們之間的相互關(guān)系？2、簡述指令、指令系統(tǒng)的概念及指令的基本格式。3、何為RISC？何為CISC？并簡述RISC的設(shè)計(jì)原則。4、什么叫尋址方式？試最少舉例3種常見的尋址方式。5、簡述CPU的主要功能。6、控制器的控制方式通常分為哪兩種實(shí)現(xiàn)方法？各有何優(yōu)缺點(diǎn)？習(xí)題四、簡答題7、什么叫刷新？動態(tài)隨機(jī)存儲器為什么需要刷新？有哪幾種常用的刷新方法？8、試比較DRAM和SRAM的差別。9、何為總線？簡述計(jì)算機(jī)采用總線結(jié)構(gòu)有哪些優(yōu)點(diǎn)。10、簡述鏈?zhǔn)郊惺街俨玫墓ぷ髟聿⒎治銎鋬?yōu)缺點(diǎn)。11、什么叫接口？并簡述I/O接口的基本功能。12、外圍設(shè)備的I/O數(shù)據(jù)傳送控制方式分哪幾類？各具什么特點(diǎn)？習(xí)題四、簡答題13、什么是中斷？簡述中斷的處理過程。14、什么是DMA？什么樣的I/O設(shè)備與主機(jī)交換信息時采用DMA方式？15、簡述流水線技術(shù)的特點(diǎn)。16、簡述計(jì)算機(jī)為什么要引入多級存儲層次？并簡述現(xiàn)代計(jì)算機(jī)采用的三級存儲系統(tǒng)的內(nèi)容。17、簡述指令周期、機(jī)器周期和時鐘周期的概念和相互關(guān)系。18、簡述Cache的替換策略近期最少使用（LRU）算法原理。習(xí)題五、分析設(shè)計(jì)題1、如圖所示是某SRAM的寫入時序圖，其中R/W是讀/寫命令控制線，當(dāng)R/W線為低電平時，存儲器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存儲器。請指出圖中寫入時序中的錯誤，并畫出正確的寫入時序圖。地址數(shù)據(jù)CSR/W習(xí)題五、分析設(shè)計(jì)題2、某SRAM芯片有17位地址線和4位數(shù)據(jù)線。用這種芯片為32位字長的處理器構(gòu)成1M×32位的存儲器，并采用模塊板結(jié)構(gòu)。問：（1）若每個模塊板為256K×32位，共需幾塊板？（2）每塊板內(nèi)需要多少片這樣的芯片？（3）所構(gòu)成的存儲器共需多少片這樣的芯片？（4）共需多少位地址線，各完成什么功能？習(xí)題五、分析設(shè)計(jì)題3、指令格式結(jié)構(gòu)如下圖所示，試分析指令格式及尋址方式特點(diǎn)。

OP目的寄存器源寄存器15109540OP源寄存器變址寄存器15107430位移量（16位）習(xí)題五、分析設(shè)計(jì)題4、某機(jī)存儲器容量為64K×16位，該機(jī)訪存指令格式如下圖所示，其中：M為尋址模式：0為直接尋址，1為基址尋址，2為相對尋址，3為立即尋址；I為間址特征(I＝1間址)；X為變址尋址。設(shè)PC為程序計(jì)數(shù)器，RX為變址寄存器，RB為基址寄存器。問：（1）該指令能定義多少種操作?（2）立即尋址操作數(shù)的范圍？（3）在非間址情況下，寫出每種尋址方式的計(jì)算有效地址的表達(dá)式。（4）設(shè)基址寄存器為14位，在非變址直接基址尋址時，指令的尋址范圍是多少？（5）間接尋址時，尋址范圍是多少？OPMIXD151211109870習(xí)題五、分析設(shè)計(jì)題5、某機(jī)指令格式如下圖所示：其中：I為間址特征位(I=0，直接尋址；I＝1，一次間接尋址)；假設(shè)存儲器部分單元內(nèi)容如下表所示，指出下列機(jī)器指令（十六進(jìn)制表示）的有效地址：（1）D7（2）DF（3）DE（4）D2OPID74320地址號(十六進(jìn)制)內(nèi)容(十六進(jìn)制)0001015E029D037404A40515060407A0習(xí)題五、分析設(shè)計(jì)題6、如圖所示為雙總線結(jié)構(gòu)的機(jī)器，IR為指令寄存器，PC為程序計(jì)數(shù)器（具有自增功能），M為主存（受R/W信號控制），AR為主存地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由+、-控制信號決定可完成何種操作，控制信號G控制的是一個門電路。另外，線上標(biāo)注有控制信號，例如Yi表示Y寄存器的輸入控制信號，R1o為寄存器R1的輸出控制信號。未標(biāo)字符的線為直通線，不受控制?！癝UBR1，R3”指令完成（R3）-（R1）→R3的功能操作，畫出其指令周期流程圖，并列出相應(yīng)的微操作控制信號序列。

習(xí)題五、分析設(shè)計(jì)