8086微處理器課件2

8086微處理器2.2.18086的結構特點微處理器執(zhí)行一段程式通常是通過重複執(zhí)行如下步驟來完成。即：（1）

從內記憶體中取出一條指令，分析指令操作碼；（2）

讀出一個運算元（如果指令需要運算元）；（3）

執(zhí)行指令；（4）

將結果寫入內記憶體（如果指令需要）。§2.18086CPU的結構圖2-18086的結構框圖

1．匯流排介面部件

（1）4個段地址寄存器

CS--16位的代碼段寄存器

DS--16位的數據段寄存器

ES--16位的擴展段寄存器

SS--16位的堆疊段寄存器（2）16位的指令指針寄存器IP（3）20位的地址加法器（4）6位元組的指令佇列。

2．執(zhí)行部件（1）4個通用寄存器，即AX、BX、CX，DX；

（2）4個專用寄存器，即基數指針寄存器BP，堆疊指針寄存器SP，源變址寄存器SI，目的變址寄存器DI；（3）標誌寄存器Flag；（4）算術邏輯單元ALU；8086的執(zhí)行部件（EU）有如下特點：（1）4個通用寄存器既可以作為16位寄存器使用，也可以作為8位寄存器使用。（2）AX寄存器也常稱為累加器，8086指令系統(tǒng)中有許多指令都是通過累加器的動作來執(zhí)行的。寄存器執(zhí)行操作AX整字乘法，整字除法，整字I/OAL位元組乘法，位元組除法，位元組I/O，轉移，十進位算術運算AH位元組乘法，位元組除法BX轉移CX串操作，迴圈次數CL變數移位或迴圈控制DX整字乘法，整字除法，間接尋址I/OSP堆疊操作SI字串操作DI字串操作表2-1寄存器的主要用途

（3）加法器是算術邏輯部件主要部件，絕大部分指令的執(zhí)行都是由加法器完成的。（4）標誌寄存器共有16位，其中，7位未用，所用的各位含義如下：

ODITSZ

A

P

C015狀態(tài)標誌有6個，即SF、ZF，PF、CF，AF和OF。

符號標誌SF(SignFlag)：它和運算結果的最高位相同。若運算結果最高位為1，則SF=1，否則SF=0。

零標誌ZF(ZeroFlag)：如果當前的運算結果為零，則ZF=1，否則ZF=0。奇偶標誌PF(ParityFlag)：如果運算結果的低8位中所含的1的個數為偶數，則PF=1，否則PF=0。進位標誌CF(CarryFlag)：當執(zhí)行一個加法運算使最高位產生進位時，或者執(zhí)行一個減法運算引起最高位產生借位時，則CF=1，否則CF=0。輔助進位標誌AF(AuxiliaryCarryFlag)：當加法運算時，如果第三位往第四位有進位，或者當減法運算時，如果第三位從第四位有借位，則AF=1，否則AF=0。溢出標誌OF(OverflowFlag)：當運算過程中產生溢出時，會使OF=1，否則OF=0。

控制標誌有3個，即DF、IF、TF。

方向標誌DF(DirectionFlag)：這是控制串操作指令的標誌。如果DF=0，則串操作過程中地址會不斷增值，反之，如果DF=1，則串操作過程中地址會不斷減值。

中斷標誌IF(1uterruptEnableFlay)：這是控制可遮罩中斷的標誌。如IF=0，則CPU不能對可遮罩中斷請求作出回應，如果IF=1，則CPU可以接受可遮罩中斷請求。跟蹤標誌TF(TrapFlay)：如果TF=1，則CPU按跟蹤方式執(zhí)行指令。

2.2.28086的匯流排工作週期

在8086中，一個最基本的匯流排週期由4個時鐘週期組成

①在T1狀態(tài)，CPU往多路複用匯流排上發(fā)出地址資訊，以指出要尋址的存儲單元及外設端口的地址。

②在T2狀態(tài)，CPU從匯流排上撤銷地址，而使匯流排的低16位浮置成高阻狀態(tài)，為傳輸數據作準備。匯流排的最高4位(A19～A16)用來輸出本匯流排週期狀態(tài)資訊。這些狀態(tài)資訊用來表示中斷允許狀態(tài)、當前正在使用的段寄存器名等。

③在T3狀態(tài)，多路匯流排的高4位繼續(xù)提供狀態(tài)資訊，而多路匯流排的低16位上出現由CPU寫出的數據或者CPU從記憶體或端口讀入的數據。

④在有些情況下，被寫入數據或者被讀取數據的外設或記憶體不能及時地配合CPU傳送數據。這時，外設或記憶體會通過“READY”信號線在T3狀態(tài)啟動之前向CPU發(fā)一個“數據未準備好”信號，於是CPU會在T3之後插入1個或多個附加的時鐘週期TW。TW也叫等待狀態(tài)。在Tw狀態(tài)，匯流排上的資訊情況和T3狀態(tài)的資訊情況一樣。當指定的記憶體或外設完成數據傳送時，便在“READY”線上發(fā)出“準備好”信號，CPU接收到這一信號後，會自動脫離TW狀態(tài)面進入T4狀態(tài).

⑤

在T4狀態(tài)，匯流排週期結束。需要指出的是，只有在CPU和記憶體或I／O介面之間傳輸數據，以及填充指令佇列時，CPU才執(zhí)行匯流排週期。可見，如果在1個匯流排週期之後，不立即執(zhí)行下1個匯流排週期。那麼，系統(tǒng)匯流排就處在空閒狀態(tài)，此時，執(zhí)行空閒週期。

§2.38086/8088的引腳信號和工作模式

2.3.1最小模式和最大模式的概念

所謂最小模式，就是在系統(tǒng)中只有8086一個微處理器。在這種系統(tǒng)中，所有的匯流排控制信號都直接由8086產生，因此，系統(tǒng)中的匯流排控制邏輯電路被減到最少。最大模式是相對最小模式而言，在此系統(tǒng)中，包含兩個或兩個以上的微處理器，其中一個主處理器就是8086，其他的處理器稱為協(xié)處理器，它們是協(xié)助主處理器工作的。和8086配合的協(xié)處理器有兩個。一個是數值運算協(xié)處理器8087，一個是輸入／輸出協(xié)處理器8089。

2.3.28086的引腳信號和功能1．AD15～AD0地址／數據複用引腳(雙向工作)2．A19／S6～A16／S3地址／狀態(tài)複用引腳(輸出)3．

BHE/S7高8位數據匯流排允許／狀態(tài)複用引腳（輸出）

BHEA0操

作所用的數據引腳00從偶地址單元開始讀／寫一個字AD15～AD001從奇地址單元或端口讀／寫一十字節(jié)AD15～AD810從偶地址單元或端口讀／寫一個位元組AD7～AD011無效

01從奇地址開始讀／寫一個字AD15～AD010在第一個匯流排週期，將低8位數字送到AD15～AD8在第二個匯流排週期，將高8位數字送到AD7～AD0

4．NMI非遮罩中斷信號

5．INTR可遮罩中斷請求信號

6．RD讀選通信號

7．CLK時鐘信號

8．RESET複位信號

9．READY準備就緒輸入信號

10．TEST測試信號

11．

MN/MX最小／最大模式控制信號12．GND地和VCC電源

2.3.38086最小工作方式當8086第33腳MN／MX固定接到+5V時，就處於最小工作模式下第24腳～第3l腳的信號含義如下：

1．INTA中斷回應信號(輸出)２．ALE地址鎖存允許信號

３．DT/R數據收發(fā)信號

5．M/IO存貯器／輸入／輸出控制信號

6．WR寫信號

數據傳輸方式I/O讀001I/O寫010存貯器讀101存貯器寫110Ｍ／ＩＯＲＤＷＲ表2-3最小模式數據傳輸方式

7．HOLD匯流排保持請求信號

8．HLDA匯流排保持回應信號

9．SS0狀態(tài)輸出線

性能100中斷回應101讀IO/M端口110寫IO/M端口111暫停000取指001讀存貯器010寫存貯器011無作用M/IODT/RSS0圖2-7是8088在最小模式下的典型配置

2.3.48086最大工作方式當MN/MX加上低電平時，8086CPU工作在最大模式下。此時8086CPU工作於多處理器系統(tǒng)。

1．QSl和QS0指令佇列狀態(tài)信號

2．S2，S1，S0匯流排週期狀態(tài)信號

3．LOCK匯流排封鎖信號

4．RQ/GT1，RQ/GT0

匯流排請求信號輸入／匯流排請求允許信號輸出

圖2-88086最大工作模式的典型配置

1．匯流排控制器8288

2．匯流排仲裁控制器8289

2.3.58086系統(tǒng)複為和啟動操作

寄存器名稱寄存器狀態(tài)標誌寄存器（FR）指令指針寄存器（IP）CS段寄存器DS段寄存器SS段寄存器ES段寄存器指令佇列其他寄存器清零0000HFFFFH0000H0000H0000H空0000H表2-9複位時8086/8088個內部寄存器的值由表2-9中看到，在複位的時候，代碼段寄存器CS和指令指針寄存器IP分別初始化為FFFFH和0000H。所以，8086／8088在複位之後再重新啟動時，便從記憶體的FFFF0H處開始執(zhí)行指令，使系統(tǒng)在啟動時，能自動進入系統(tǒng)程式。在複位時，由於標誌寄存器被清零，即所有標誌位都被清除了，因而，系統(tǒng)程式在啟動時，總是要通過指令來設置各有關標誌。複位信號RESET從高電平到低電平的跳變會觸發(fā)CPU內部的一個複位邏輯電路，經過7個時鐘週期之後，CPU就被啟動而恢復正常工作，即從FFFF0H處開始執(zhí)行程式。

§2.4存貯器組織

2.4.1由段寄存器、段偏移地址確定物理地址20位物理地址=段寄存器的內容×16+偏移地址

段寄存器的內容×16（相當於左移4位）變?yōu)?0位，再在低端16位加上16位的偏移地址，便可得到20位的物理地址。

這裏僅以8086CPU複位後如何形成啟動地址為例，說明物理地址的計算方法。複位時CS的內容為FFFFH，IP的內容為0000H。複位後的啟動地址由CS段寄存器和IP的內容共同決定，即：啟動地址=CS×16+IP