(完整版)AD、DA轉換原理數(shù)模、模數(shù)轉換

12025/2/26第7章數(shù)/模和模/數(shù)轉換

模擬量：溫度、濕度、壓力、流量、速度等。從模擬信號到數(shù)字信號的轉換稱為模/數(shù)轉換（簡稱A/D轉換），實現(xiàn)模/數(shù)轉換的電路叫做A/D轉換器（簡稱ADC）；從數(shù)字信號到模擬信號的轉換稱為數(shù)/模轉換（簡稱D/A轉換），實現(xiàn)數(shù)/模轉換的電路稱為D/A轉換器（簡稱DAC）。

22025/2/26數(shù)/模和模/數(shù)轉換

典型數(shù)字控制系統(tǒng)框圖32025/2/267.1.1D/A轉換基本原理

數(shù)/模轉換就是將數(shù)字量轉換成與它成正比的模擬量。

返回D/A轉換

數(shù)字量：(D3D2D1D0)2＝(D3×23＋D2×22＋D1×21＋D0×20)10(1101)2

＝(1×23＋1×22＋0×21＋1×20)10

模擬量：uo＝K(D3×23＋D2×22＋D1×21＋D0×20)10uo＝K(1×23＋1×22＋0×21＋1×20)10(K為比例系數(shù))42025/2/26

n位D/A轉換器方框圖

組成D/A轉換器的基本指導思想：將數(shù)字量按權展開相加，即得到與數(shù)字量成正比的模擬量。

D/A轉換器的種類很多,主要有：權電阻網(wǎng)絡DAC、

T形電阻網(wǎng)絡DAC倒T形電阻網(wǎng)絡DAC、權電流DAC

2025/2/265權電阻型D/A轉換器

模擬開關，受Di控制權電阻網(wǎng)絡求和放大器輸入代碼，為1時，模擬開關上撥；為0時，模擬開關下?lián)堋?025/2/266運算放大器總的輸入電流為

運算放大器的輸出電壓為

若Rf=1/2R，代入上式后則得

2025/2/267

當D=Dn-1…D0=0時因而U的變化范圍是

當D=Dn-1…D0=11…1時，最大輸出電壓

精度由電阻的精度定，而此電路中阻值差別大，對集成不利U=082025/2/26倒T形電阻網(wǎng)絡DAC1.電路組成電路由解碼網(wǎng)絡、模擬開關、求和放大器和基準電源組成。

圖7-2倒T型電阻網(wǎng)絡DAC原理圖

基準參考電壓雙向模擬開關D＝1時接運放D＝0時接地R－2R倒T形電阻解碼網(wǎng)絡求和集成運算放大器92025/2/262.工作原理

由于集成運算放大器的電流求和點Σ為虛地，所以每個2R電阻的上端都相當于接地，從網(wǎng)絡的A、B、C點分別向右看的對地電阻都是2R。102025/2/26

因此流過四個2R電阻的電流分別為I/2、I/4、I/8、I/16。電流是流入地，還是流入運算放大器，由輸入的數(shù)字量Di通過控制電子開關Si來決定。故流入運算放大器的總電流為：112025/2/26

由于從UREF向網(wǎng)絡看進去的等效電阻是R，因此從UREF流出的電流為：

122025/2/26

故：132025/2/26

因此輸出電壓可表示為：142025/2/26

由此可見，輸出模擬電壓uO與輸入數(shù)字量D成正比，實現(xiàn)了數(shù)模轉換。

對于n位的倒T形電阻網(wǎng)絡DAC，則：152025/2/26

電路特點：（1）解碼網(wǎng)絡僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當有利的；

（2）這種倒T形電阻網(wǎng)絡各支路的電流是直接加到運算放大器的輸入端，它們之間不存在傳輸上的時間差，故該電路具有較高的工作速度。

因此，這種形式的DAC目前被廣泛的采用。162025/2/263DAC的主要技術參數(shù)1.分辨率

分辨率是指輸出電壓的最小變化量與滿量程輸出電壓之比。輸出電壓的最小變化量就是對應于輸入數(shù)字量最低位為1，其余各位均為0時的輸出電壓。滿量程輸出電壓就是對應于輸入數(shù)字量全部為1時的輸出電壓。對于n位D/A轉換器，分辨率可表示為：

分辨率＝

位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小，分辨率就越高。也可用位數(shù)n來表示分辨率。返回172025/2/262.轉換速度

D/A轉換器從輸入數(shù)字量到轉換成穩(wěn)定的模擬輸出電壓所需要的時間稱為轉換速度。不同的DAC其轉換速度也是不相同的，一般約在幾微秒到幾十微秒的范圍內(nèi)。

182025/2/263.轉換精度轉換精度是指電路實際輸出的模擬電壓值和理論輸出的模擬電壓值之差。通常用最大誤差與滿量程輸出電壓之比的百分數(shù)表示。通常要求D/A轉換器的誤差小于ULSB/2。

例如，某D/A轉換器滿量程輸出電壓為10V，如果誤差為1%，就意味著輸出電壓的最大誤差為±0.1V。百分數(shù)越小，精度越高。轉換精度是一個綜合指標，包括零點誤差、增益誤差等，它不僅與D/A轉換器中元件參數(shù)的精度有關，而且還與環(huán)境溫度、集成運放的溫度漂移以及D/A轉換器的位數(shù)有關。192025/2/264.非線性誤差

通常把D/A轉換器輸出電壓值與理想輸出電壓值之間偏差的最大值定義為非線性誤差。

D/A轉換器的非線性誤差主要由模擬開關以及運算放大器的非線性引起。

5.溫度系數(shù)

在輸入不變的情況下，輸出模擬電壓隨溫度變化而變化的量，稱為DAC的溫度系數(shù)。一般用滿刻度的百分數(shù)表示溫度每升高一度輸出電壓變化的值。

202025/2/267.1.4集成D/A轉換器及其應用

常用的集成DAC有AD7520、DAC0832、DAC0808、DAC1230、MC1408、AD7524等，這里僅對AD7520作簡要介紹。

1.D/A轉換器AD7520

AD7520是10位的D/A轉換集成芯片，與微處理器完全兼容。該芯片以接口簡單、轉換控制容易、通用性好、性能價格比高等特點得到廣泛的應用。返回212025/2/26

圖7-3AD7520內(nèi)部邏輯結構圖該芯片只含倒T形電阻網(wǎng)絡、電流開關和反饋電阻，不含運算放大器，輸出端為電流輸出。具體使用時需要外接集成運算放大器和基準電壓源。222025/2/26圖7-4AD7520外引腳圖

D0～D9：數(shù)據(jù)輸入端IOUT1：電流輸出端1IOUT2：電流輸出端2Rf：10KΩ反饋電阻引出端Vcc：電源輸入端UREF：基準電壓輸入端GND：地。232025/2/26

分辨率：10位

線性誤差：±(1/2)LSB（LSB表示輸入數(shù)字量最低位），若用輸出電壓滿刻度范圍FSR的百分數(shù)表示則為0.05%FSR。

轉換速度：500ns

溫度系數(shù)：0.001%/℃

AD7520的主要性能參數(shù)如下：242025/2/26

10位二進制加法計數(shù)器從全“0”加到全“1”，電路的模擬輸出電壓uo由0V增加到最大值。如果計數(shù)脈沖不斷，則可在電路的輸出端得到周期性的鋸齒波。2.應用舉例（組成鋸齒波發(fā)生器）

圖7-5

AD7520組成的鋸齒波發(fā)生器

圖7-5

AD7520組成的鋸齒波發(fā)生器

252025/2/26A/D轉換基本原理

A/D轉換目標：將時間連續(xù)、幅值也連續(xù)的模擬信號轉換為時間離散、幅值也離散的數(shù)字信號。四個步驟：采樣、保持、量化、編碼。返回1.采樣與保持

（1）將一個時間上連續(xù)變化的模擬量轉換成時間上離散的模擬量稱為采樣。262025/2/26

圖7-7采樣過程示意圖

取樣定理：設取樣脈沖s(t)的頻率為fS，輸入模擬信號x(t)的最高頻率分量的頻率為fmax，必須滿足fs≥2fmax

y(t)才可以正確的反映輸入信號(從而能不失真地恢復原模擬信號)。通常取fs

＝（2.5～3）fmax

。

272025/2/26

（2）由于A/D轉換需要一定的時間，在每次采樣以后，需要把采樣電壓保持一段時間。

s(t)有效期間，開關管VT導通，uI向C充電，uO

(=uc)跟隨uI的變化而變化；

s(t)無效期間，開關管VT截止，uO

(=uc)保持不變，直到下次采樣。（由于集成運放A具有很高的輸入阻抗，在保持階段，電容C上所存電荷不易泄放。）

圖7-8采樣―保持電路及輸出波形282025/2/262.量化和編碼

數(shù)字量最小單位所對應的最小量值叫做量化單位△。

將采樣－保持電路的輸出電壓歸化為量化單位△的整數(shù)倍的過程叫做量化。

用二進制代碼來表示各個量化電平的過程，叫做編碼。一個n位二進制數(shù)只能表示2n個量化電平，量化過程中不可避免會產(chǎn)生誤差，這種誤差稱為量化誤差。量化級分得越多（n越大），量化誤差越小。

292025/2/26劃分量化電平的兩種方法（a）量化誤差大；（b）量化誤差小

302025/2/267.2.2A/D轉換器工作原理

直接A/D轉換器：并行比較型A/D轉換器逐次比較型A/D轉換器間接A/D轉換器：雙積分型A/D轉換器電壓轉換型A/D轉換器返回312025/2/261.并聯(lián)比較型A/D轉換器

322025/2/26

寄存器：由七個D觸發(fā)器構成。在時鐘脈沖CP的作用下，將比較結果暫時寄存，以供編碼用。

編碼器：由六個與非門構成。將比較器送來的七位二進制碼轉換成三位二進制代碼D2、D1、D0。編碼網(wǎng)絡的邏輯關系為

332025/2/26并聯(lián)型A/D轉換器的轉換關系342025/2/26

例如，假設模擬輸入UIN=3.8V，UR=8V。當模擬輸入UIN=3.8V加到各級比較器時，由于

因此，比較器的輸出C6~C0為0001111。在時鐘脈沖作用下，比較器的輸出存入寄存器，經(jīng)編碼網(wǎng)絡輸出A/D轉換結果：D2D1D0=100。優(yōu)點：轉換速度很快

缺點：電路復雜，轉換精度較低。352025/2/26逐次比較型A/D轉換器

天平稱重過程：砝碼（從最重到最輕），依次比較，保留/移去，相加。逐次比較思路：不同的基準電壓－－砝碼。

圖7-9逐次逼近型ADC電路框圖

CPDn-1Dn-2Dn-3…D1D0u0(V)uI>uO？0100…000.5UREF1（Dn-1為1）/0（Dn-1為0）1Dn-110…000.75/0.25UREF1（Dn-2為1）/0（Dn-2為0）2Dn-1Dn-21…00…1（Dn-3為1）/0（Dn-3為0）…………n-1Dn-1Dn-2Dn-3…D11…1（D0為1）/0（D0為0）基準電壓UREFn位A/D轉換器

電路由啟動脈沖啟動后:362025/2/26實例

8位A/D轉換器，輸入模擬量uI=6.84V，

D/A轉換器基準電壓

UREF=10V。相對誤差僅為0.06%。轉換精度取決于位數(shù)。CPD7D6D5D4D3D2D1D0u0(V)uI>uO010000000511110000007.502101000006.2513101100006.87504101010006.562515101011006.7187516101011106.79687517101011116.83593751uI>uO為1否則為0

372025/2/26

圖7-108位逐次比較型A/D轉換器波形圖

382025/2/26

轉化公式設由于輸出結果392025/2/26雙積分型A/D轉換器

基本原理：對輸入模擬電壓uI和基準電壓-UREF分別進行積分，將輸入電壓平均值變換成與之成正比的時間間隔T2，然后在這個時間間隔里對固定頻率的時鐘脈沖計數(shù)，計數(shù)結果N就是正比于輸入模擬信號的數(shù)字量信號。

（1）電路組成402025/2/26

圖7-11雙積分型ADC電路

①積分器：Qn=0，對被測電壓uI進行積分；Qn=1，對基準電壓-UREF進行積分。②檢零比較器C：當uO≥0時，uC＝0；當uO＜0時，uC＝1。③計數(shù)器：為n＋1位異步二進制計數(shù)器。第一次計數(shù)，是從0開始直到2n對CP脈沖計數(shù)，形成固定時間T1＝2nTc（Tc為CP脈沖的周期），T1時間到時Qn＝1，使S1從A點轉接到B點。第二次計數(shù)，是將時間間隔T2變成脈沖個數(shù)N保存下來。④時鐘脈沖控制門G1：當uC=1時，門G1打開，CP脈沖通過門G1加到計數(shù)器輸入端。412025/2/26工作過程：

①準備階段：轉換控制信號CR＝0，將計數(shù)器清0，并通過G2接通開關S2，使電容C放電；同時，Qn＝0使S1接通A點。422025/2/26

②采樣階段：當t＝0時，CR變?yōu)楦唠娖?，開關S2斷開，積分器從0開始對uI積分，積分器的輸出電壓從0V開始下降，即432025/2/26

與此同時，由于uO＜0，故uC＝1，G1被打開，CP脈沖通過G1加到FF0上，計數(shù)器從0開始計數(shù)。直到當t＝t1時，F(xiàn)F0～FFn-1都翻轉為0態(tài)，而Qn翻轉為1態(tài)，將S1由A點轉接到B點，采樣階段到此結束。若CP脈沖的周期為Tc，則T1＝2nTc。442025/2/26設UI為輸入電壓在T1時間間隔內(nèi)的平均值，則第一次積分結束時積分器的輸出電壓為452025/2/26

③比較階段：在t=t1時刻，S1接通B點，-UREF加到積分器的輸入端，積分器開始反向積分，uO開始從Up點以固定的斜率回升，若以t1算作0時刻，此時有462025/2/26當t＝t2時，uO正好過零，uC翻轉為0，G1關閉，計數(shù)器停止計數(shù)。在T2期間計數(shù)器所累計的CP脈沖的個數(shù)為N，且有T2＝NTC。472025/2/26若以t1算作0時刻，當t＝T2時，積分器的輸出uO＝0，此時則有482025/2/26可見，T2∝UI。由于T1＝2nTc，所以有492025/2/26

結論：可見，N∝UI∝uI，實現(xiàn)了A/D轉換，N為轉換結果。第一，如果減小uI（即圖7-12中的uI′），則當t＝T1時，uO＝Up′，顯然Up′＜Up，從而有T2′＜T2；第二，T1的時間長度與uI的大小無關，均為2nTc；第三，第二次積分的斜率是固定的，與Up的大小無關。由于T2＝NTc，所以502025/2/26

優(yōu)點1：抗干擾能力強。積分采樣對交流噪聲有很強的抑制能力；如果選擇采樣時間T1為20ms的整數(shù)倍時，則可有效地抑制工頻干擾。

缺點：轉換速度較慢。完成一次A/D轉換至少需要（T1＋T2）時間，每秒鐘一般只能轉換幾次到十幾次。因此它多用于精度要求高、抗干擾能力強而轉換速度要求不高的場合。優(yōu)點2：具有良好的穩(wěn)定性，可實現(xiàn)高精度。由于在轉換過程中通過兩次積分把UI和UREF之比變成了兩次計數(shù)值之比，故轉換結果和精度與R、C無關。512025/2/267.2.3ADC的主要技術參數(shù)1.分辨率

分辨率是指A/D轉換器輸出數(shù)字量的最低位變化一個數(shù)碼時，對應輸入模擬量的變化量。通常以ADC輸出數(shù)字量的位數(shù)表示分辨率的高低，因為位數(shù)越多，量化單位就越小，對輸入信號的分辨能力也就越高。例如，輸入模擬電壓滿量程為10V，若用8位ADC轉換時，其分辨率為10V/28＝39mV，10位的ADC是9.76mV，而12位的ADC為2.44mV。

返回522025/2/262.轉換誤差

轉換誤差表示A/D轉換器實際輸出的數(shù)字量與理論上的輸出數(shù)字量之間的差別。通常以輸出誤差的最大值形式給出。轉換誤差也叫相對精度或相對誤差。轉換誤差常用最低有效位的倍數(shù)表示。例如某ADC的相對精度為±(1/2)LSB，這說明理論上應輸出的數(shù)字量與實際輸出的數(shù)字量之間的誤差不大于最低位為１的一半。532025/2/263.轉換速度完成一次A/D轉換所需要的時間叫做轉換時間，轉換時間越短，則轉換速度越快。雙積分ADC的轉換時間在幾十毫秒至幾百毫秒之間；逐次比較型ADC的轉換時間大都在10～50μs之間；并行比較型ADC的轉換時間可達10ns。

542025/2/267.2.4集成A/D轉換器及其應用舉例

集成A/D轉換器規(guī)格品種繁多，常見的有ADC0804、ADC0809、MC14433等。

ADC0804A/D轉換器

ADC0804是一種逐次比較型A/D轉換器。返回552025/2/26

（1）ADC0804的主要功能及參數(shù)如下：

①分辨率為8位。②線性誤差為±1/2LSB。③三態(tài)鎖存輸出，輸出電平與TTL兼容。④+5V單電源供電，模擬電壓輸入范圍0～5V。⑤功耗小于20mW。⑥不必進行零點和滿度調(diào)整。⑦轉換速度較高，可達100μS。562025/2/26圖7-13ADC0804引腳圖

UIN+、UIN-：模擬信號輸入端，可接收單極性、雙極性和差模輸入信號。

UREF：基準電壓輸入端。

CLK：時鐘信號輸入端。

CLKR：內(nèi)部時鐘發(fā)生器外接電阻端，與CLK端配合可由芯片產(chǎn)生時鐘脈沖。

（2）ADC0804各引腳功能說明如下：

D0～D7：數(shù)據(jù)輸出端，有三態(tài)功能，