數(shù)字電子技術(shù)知到智慧樹期末考試答案題庫2025年溫州醫(yī)科大學(xué)

數(shù)字電子技術(shù)知到智慧樹期末考試答案題庫2025年溫州醫(yī)科大學(xué)集成芯片（）的功能是：同時輸入多個有效信號時，將優(yōu)先權(quán)最高的一個有效信號轉(zhuǎn)換成一個對應(yīng)的二進制代碼。

答案:優(yōu)先編碼器邏輯式Y(jié)=A+B可變換為（）。

答案:Y=(A'B')'邏輯變量只有0、1兩種取值；在正邏輯規(guī)定中分別用（）對應(yīng)表示。

答案:VL、VH；低電平、高電平邏輯函數(shù)的描述有多種，下列（）描述方式是唯一的。

答案:真值表邏輯函數(shù)式Y(jié)=B'+ABC已經(jīng)是最簡與或表達(dá)式。（）

答案:錯邏輯函數(shù)兩次求反，則還原為原函數(shù)。（）

答案:對邏輯函數(shù)Y=AB+AC+BC，化成“與非-與非”形式為（）。

答案:((AB)'(AC)'(BC)')'邏輯函數(shù)Y=AB'+B+A'B，化簡結(jié)果正確的是（）。

答案:Y=A+B邏輯函數(shù)F=AB+B'C的反函數(shù)F'=（）。

答案:(A'+B')(B+C')邏輯代數(shù)中用“1”和“0”分別表示兩種邏輯狀態(tài)，二者無大小之分。（）

答案:對該邏輯表達(dá)式的推導(dǎo)過程是成立的：Y=(AB+CD)'=(AB)'(CD)'=(A'+B')(C'+D')。（）

答案:對設(shè)計一個10進制計數(shù)器，若采用環(huán)形計數(shù)器，則需要（）個觸發(fā)器。

答案:10計數(shù)器芯片上的LD端的功能是（）。

答案:預(yù)置數(shù)端若三位二進制減法計數(shù)器的初始狀態(tài)為000，6個時鐘信號后，計數(shù)器的狀態(tài)應(yīng)是（）。

答案:010脈沖觸發(fā)的JK觸發(fā)器在工作時，對輸入信號有約束條件JK=0。（）

答案:錯組合邏輯電路的設(shè)計是指（）。

答案:已知邏輯要求，求解邏輯表達(dá)式并畫邏輯圖的過程組合邏輯電路的特點是“入變出即變"。（）

答案:對目前數(shù)字電路中算術(shù)運算最終都是以二進制運算進行的。（）

答案:對用4選1數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A1A0+A1'A0，應(yīng)使（）。

答案:D0=D2=0，D1=D3=1用3個JK觸發(fā)器，可以構(gòu)成十進制加法計數(shù)器。（）

答案:錯消除競爭冒險的方法有（）。

答案:接入濾波電容；引入選通脈沖；修改邏輯設(shè)計某個組合邏輯電路存在競爭現(xiàn)象時不一定會產(chǎn)生尖峰脈沖。（）

答案:對有一個左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接地，在隨后4個移位脈沖作用下，四位數(shù)據(jù)的移位過程是（）。

答案:1011-0110-1100-1000-0000有一個右移移位寄存器，當(dāng)預(yù)先置入0100后，其串行輸入固定接高電平，在4個移位脈沖作用下，四位數(shù)據(jù)的移位過程是（）。

答案:0100-1010-1101-1110-1111最簡與或式的標(biāo)準(zhǔn)是（）。

答案:表達(dá)式中乘積項最少，且每個乘積項的變量個數(shù)最少時序邏輯電路中一定含（）。

答案:存儲電路時序邏輯電路一般包含組合電路和存儲電路兩部分，其中存儲電路是必不可少的。（）

答案:對按照邏輯功能，觸發(fā)器可分為（）。

答案:SR觸發(fā)器；JK觸發(fā)器；T觸發(fā)器；D觸發(fā)器按照電路結(jié)構(gòu)和動作特點（觸發(fā)方式），觸發(fā)器可以分為（）。

答案:電平觸發(fā)器；脈沖觸發(fā)器；邊沿觸發(fā)器把一個五進制計數(shù)器和一個四進制計數(shù)器串聯(lián)起來，可得到（）進制計數(shù)器。

答案:20異步計數(shù)器的特點有（）。

答案:結(jié)構(gòu)比較簡單；工作頻率比較低；電路狀態(tài)譯碼時存在競爭冒險現(xiàn)象；組成異步計數(shù)器的各個觸發(fā)器不是同步翻轉(zhuǎn)異步計數(shù)器的優(yōu)點為（）。

答案:電路結(jié)構(gòu)簡單常用的組合邏輯電路模塊有（）。

答案:數(shù)據(jù)選擇器；優(yōu)先編碼器；譯碼器；數(shù)值比較器常用的時序邏輯電路模塊有（）。

答案:移位寄存器；計數(shù)器；寄存器常用的數(shù)制有（）。

答案:十進制；二進制；八進制；十六進制已知74LS138譯碼器的輸入為S1=1，S'2=S'3=0，A2A1A0=011，則輸出Y'7～Y'0是：（）。

答案:11110111將十進制數(shù)7.375轉(zhuǎn)換為二進制數(shù)是（）。

答案:111.011將十進制數(shù)56轉(zhuǎn)換為二進制數(shù)是（）。

答案:111000將二進制數(shù)1011轉(zhuǎn)換為十進制數(shù)是（）。

答案:11將二進制數(shù)101001轉(zhuǎn)換為十六進制數(shù)是（）。

答案:29將一個非十進制數(shù)轉(zhuǎn)換為十進制數(shù)，可以采用的方法為（）。

答案:按權(quán)對位展開相加將Y=B+B'C+C'化簡得（）。

答案:Y=1將JK觸發(fā)器的J、K端當(dāng)作S、R端使用，可以構(gòu)成（）。

答案:SR觸發(fā)器對于邊沿觸發(fā)的JK觸發(fā)器，在CLK為高電平期間，當(dāng)J=K=1時，觸發(fā)器輸出狀態(tài)會翻轉(zhuǎn)一次。（）

答案:錯對于四輸入與非門，使其輸出為1的輸入變量取值組合有（）種。

答案:15對于同一個組合邏輯電路的設(shè)計任務(wù)，電路圖畫法只有一種。（）

答案:錯對一個二進制數(shù)補碼再求一次補碼得到原來二進制數(shù)的原碼。（）

答案:對如果要用JK觸發(fā)器來實現(xiàn)T觸發(fā)器的功能，則J和K端應(yīng)該接（）。

答案:J=TK=T如果要用JK觸發(fā)器來實現(xiàn)D觸發(fā)器的功能，則J和K端應(yīng)該接（）。

答案:J=DK=D'在需要使用普通編碼器的場合，可以用優(yōu)先編碼器替代。（）

答案:對在消除競爭冒險的方法中，（）會讓輸出波形變壞。

答案:接入濾波電容在同步計數(shù)器中，各觸發(fā)器狀態(tài)改變時刻（）。

答案:相同在決定一事件結(jié)果的所有條件中，只要有一個條件成立，結(jié)果就發(fā)生，這種條件和結(jié)果的邏輯關(guān)系是（）。

答案:或在使用CMOS門電路時，如果有多余的輸入端，可以懸空。（）

答案:錯在以下輸入情況（）時，“或非”運算的結(jié)果是邏輯1。

答案:全部輸入是0在以下輸入情況（）時，“與非”運算的結(jié)果是邏輯0。

答案:全部輸入是1四選一數(shù)據(jù)選擇題，AB為地址輸入端，D0=1，D1=C，D2=C'，D3=0，當(dāng)AB=00時，輸出F=（）。

答案:1四變量最小項A'B'C'D的編號是（）。

答案:m1和SR鎖存器相比，電平觸發(fā)的觸發(fā)器增加了cp電平控制，電平可以是高電平也可以是低電平。（）

答案:對同步時序邏輯電路和異步時序邏輯電路的區(qū)別在于：異步時序邏輯電路（）。

答案:沒有統(tǒng)一的時鐘脈沖控制各種觸發(fā)器功能類型中，功能最齊全、通用性最強的觸發(fā)器是（）。

答案:JK觸發(fā)器可以用來構(gòu)成總線結(jié)構(gòu)的門電路是（）。

答案:三態(tài)輸出門可以用來傳輸連續(xù)變化的模擬電壓信號的門電路是（）。

答案:CMOS傳輸門只用優(yōu)先編碼器也可實現(xiàn)時序邏輯電路。（）

答案:錯卡諾圖化簡得到的最簡與或式是唯一的。（）

答案:錯卡諾圖中，六個相鄰最小項可合并為一項，消去三對因子。（）

答案:錯單時鐘可逆計數(shù)器是通過一根U'/D控制線來實現(xiàn)加計數(shù)還是減計數(shù)。（）

答案:對利用具有3位地址端的數(shù)據(jù)選擇器，可以產(chǎn)生輸入變量數(shù)不大于（）的組合邏輯函數(shù)。

答案:4函數(shù)F(A,B,C)=AB+BC+AC的最小項表達(dá)式為：（）。

答案:F(A,B,C)=Σm(3，5，6，7）八選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端Di有（）個。

答案:8優(yōu)先編碼器的編碼信號相互排斥，不允許多個編碼信號同時有效。（）

答案:錯以下邏輯表達(dá)式中，當(dāng)輸入A=B=1時，輸出F=1的（）。

答案:F=AB以下電路中屬于組合邏輯電路的是（）。

答案:數(shù)據(jù)分配器；優(yōu)先編碼器以下電路中屬于時序邏輯電路的是（）。

答案:寄存器；計數(shù)器五個觸發(fā)器構(gòu)成計數(shù)器，該計數(shù)器可能的最大計數(shù)模值是（）。

答案:32二進制數(shù)10110.11轉(zhuǎn)化成8進制數(shù)為（）。

答案:（26.6）8二進制數(shù)（+1101）2的補碼為（）。

答案:01101二進制數(shù)（-1101）2的補碼為（）。

答案:10011兩個最小項A'B'C和AB'C是邏輯相鄰的。（）

答案:對與非門構(gòu)成的SR鎖存器，在下列（）情況下可復(fù)位（將輸出狀態(tài)置為“0”態(tài)）。

答案:SD'=1，RD'=0下面有關(guān)加法器的表述中，錯誤的是（）。

答案:串行進位加法器結(jié)構(gòu)比較簡單，運算速度快。下面哪種開關(guān)電路的功耗比較??？（）

答案:互補開關(guān)電路下列觸發(fā)器中，輸入信號需要遵守一定約束條件的是（）。

答案:SR觸發(fā)器下列觸發(fā)器中，具有翻轉(zhuǎn)功能的是（）。

答案:T觸發(fā)器；JK觸發(fā)器下列觸發(fā)器中，具有置1功能的是（）。

答案:SR觸發(fā)器；D觸發(fā)器；JK觸發(fā)器下列觸發(fā)器中，（）的觸發(fā)器的輸出存在空翻現(xiàn)象。

答案:電平觸發(fā)下列電路中，（）電路的輸出狀態(tài)只與當(dāng)前輸入信號有關(guān)，與電路原來的狀態(tài)無關(guān)。

答案:譯碼器下列電路中，（）電路的輸出狀態(tài)不僅與當(dāng)前輸入信號有關(guān)，還與前一時刻的電路狀態(tài)有關(guān)。

答案:計數(shù)器下列有關(guān)譯碼器的表述中，錯誤的是：（）。

答案:譯碼器可以當(dāng)作數(shù)據(jù)選擇器來使用。下列有關(guān)數(shù)值比較器的表述中，錯誤的是（）。

答案:4位二進制比較器，指的是能判別四個1位二進制數(shù)大小關(guān)系的電路。下列關(guān)于CMOS門電路特性的描述錯誤的是（）。

答案:CMOS反相器是單開關(guān)電路結(jié)構(gòu)。三位二進制加法計數(shù)器的計數(shù)狀態(tài)共有（）個。

答案:8一個觸發(fā)器可記錄（）位二進制代碼。

答案:1一個由3個觸發(fā)器構(gòu)成的同步時序邏輯電路工作時，所有可能的狀態(tài)組合共有（）個。

答案:8一個十六進制數(shù)可以用（）位二進制來表示。

答案:4一個具有5位地址端的數(shù)據(jù)選擇器，其功能為（）。

答案:三十二選一一個8選一數(shù)據(jù)選擇器的地址輸入端有（）個。

答案:3一個16選一數(shù)據(jù)選擇器的地址輸入端有（）個。

答案:4Y=AB'CD+ABD+AC'D化簡后為（）。

答案:ADTTL門電路工作時，如果某個輸入端懸空，則等效于該端接入（）。

答案:高電平TTL邏輯門工作時，如果某個輸入端懸空，其工作情況等效于該端接入邏輯低電平。（）

答案:錯N個觸發(fā)器可以構(gòu)成能寄存（）位二進制數(shù)碼的寄存器。

答案:N