微機(jī)原理第二章課件-8086,8088微處理器的內(nèi)部結(jié)構(gòu).ppt

1、第二章 微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu),第一節(jié) CPU的內(nèi)部邏輯結(jié)構(gòu) 一、CPU的組成和功能 1、CPU的組成 CPU主要由運(yùn)算器、控制器、寄存器組和片內(nèi)總線等 組成 2、CPU的功能 (1) 指令控制 (2) 操作控制 (3) 時(shí)序控制 (4) 執(zhí)行指令 (5) 數(shù)據(jù)加工（運(yùn)算）,二、8086/8088微處理器的內(nèi)部結(jié)構(gòu),8086是16位的微處理器，有16位數(shù)據(jù)線 和20位地址線，可尋址220個(gè)字節(jié)，即 220 =1MB=1048576B 8088是準(zhǔn)16位微處理器，內(nèi)部為16位，外 部數(shù)據(jù)線為8位。 8086是本課的重點(diǎn)，它主要分為兩個(gè)獨(dú)立 的功能模塊，總線接口模塊BIU和執(zhí)行部件 EU，它們可以并行

2、工作。如圖2.1所示。,圖2. 1 8086 CPU內(nèi)部邏輯結(jié)構(gòu),BIU,EU,1、總線接口部件BIU,總線接口部件負(fù)責(zé)與存儲(chǔ)器、輸入/輸出 端口傳送數(shù)據(jù)。 總線接口部件組成： (1) 專(zhuān)用寄存器組：段地址寄存器CS、DS、 ES、SS和指令指針寄存器IP，均為16位。 (2) 地址加法器：8086在尋址1M字節(jié)地址 空間時(shí)需用20位地址，這個(gè)地址就是由地址 加法器產(chǎn)生的。,具體的說(shuō)，地址加法器將段寄存器(16位) 的內(nèi)容左移4位，然后與指令指針寄存器IP 的內(nèi)容相加得到20位的物理地址。 例如：從內(nèi)存取指令時(shí)， (CS)5760H，(IP)=1234H，則物理地址 為： 57600H+ 12

3、34H =57934H。 這里，先將段寄存器CS左移4位（16進(jìn) 制數(shù)只需后面加一個(gè)零）。,(3) 6字節(jié)的指令隊(duì)列：總線接口部件從內(nèi) 存中取來(lái)的指令放在一個(gè)緩沖區(qū)中，這個(gè) 緩沖區(qū)叫指令隊(duì)列。執(zhí)行部件在執(zhí)行指令 過(guò)程中從指令隊(duì)列取來(lái)指令執(zhí)行。 (4) 輸入/輸出控制電路：該控制電路將 8086CPU的片內(nèi)總線與系統(tǒng)總線相連，是 8086CPU與外部交換數(shù)據(jù)的必經(jīng)之路。,2、執(zhí)行部件EU(Execution Unit),執(zhí)行部件負(fù)責(zé)執(zhí)行指令。通常，從指令隊(duì)列中取得等待執(zhí)行的指令。組成如下： (1) 算術(shù)邏輯單元ALU：完成各種運(yùn)算。 (2) 標(biāo)志寄存器FR：用來(lái)保存ALU運(yùn)算結(jié)果的一 些特征信息

4、，如運(yùn)算是否進(jìn)位。 (3) 通用寄存器組：數(shù)據(jù)寄存器AX,BX,CX,DX和 寄存器BP,SP,SI及DI，均16位。 (4) 執(zhí)行部件控制電路,3、BIU和EU的管理,BIU和EU可以并行工作，提高CPU效率。 BIU監(jiān)視著指令隊(duì)列。當(dāng)指令隊(duì)列中有2個(gè)空字 節(jié)時(shí)，就自動(dòng)把指令取到隊(duì)列中。 (2) EU執(zhí)行指令時(shí)，從指令隊(duì)列頭部取指令，然后 執(zhí)行。如需訪問(wèn)存儲(chǔ)器，則EU向BIU發(fā)出請(qǐng)求， 由BIU訪問(wèn)存儲(chǔ)器。 (3) 在執(zhí)行轉(zhuǎn)移、調(diào)用、返回指令時(shí)，需改變隊(duì)列 中的指令，要等新指令裝入隊(duì)列中后，EU才繼 續(xù)執(zhí)行指令。,4、寄存器結(jié)構(gòu),(1) 通用寄存器組 8086CPU有8個(gè)16位的通用寄存器，

5、分2組。 通用數(shù)據(jù)寄存器：AX,BX,CX,DX，用來(lái)存放數(shù) 據(jù)或地址，一個(gè)16位寄存器也可以當(dāng)作兩個(gè)8位寄存 器用，此時(shí)表示為AH,AL；BH,BL；CH,CL；DH,DL。 基地址寄存器BP，堆棧指針寄存器SP，源變址 寄存器SI和目的變址寄存器DI主要存放地址，也可 以存放數(shù)據(jù)。,(2) 段寄存器 8086的尋址空間是1M字節(jié)，物理地址需要20 位的地址碼。但CPU中的寄存器都是16位的。為 解決該問(wèn)題采用了存儲(chǔ)器分段技術(shù)。把1MB地址 分段，每段64KB，其起始地址的高16位裝入一 個(gè)段寄存器中，稱(chēng)作段基地址，這四個(gè)段寄存器 的名稱(chēng)為： CS （代碼段寄存器） DS （數(shù)據(jù)段寄存器）

6、ES （附加段寄存器） SS （堆棧段寄存器）,8086設(shè)置了這4個(gè)16位段寄存器，通過(guò)這四個(gè)段 寄存器，CPU可以定位4個(gè)邏輯段，分別為：當(dāng)前代 碼段、當(dāng)前數(shù)據(jù)段、當(dāng)前附加段和當(dāng)前堆棧段。 注意，每個(gè)邏輯段在實(shí)際存儲(chǔ)器中的位置是可以 浮動(dòng)的，其起始地址的高16位裝在段寄存器中，稱(chēng) 作段基地址。當(dāng)程序很大，超過(guò)64KB時(shí)，則可以定 義多個(gè)代碼段、數(shù)據(jù)段和附加段。 不同的邏輯段可以相交，甚至可以完全重疊。參 見(jiàn)書(shū)上圖2. 8。 (3)指令指針寄存器IP 該寄存器的內(nèi)容用來(lái)指明將要執(zhí)行的下一條指令在 代碼段中的位置。總線接口部件BIU負(fù)責(zé)修改IP寄存 器的值，使它始終指向?qū)⒁獔?zhí)行的下一條指令。,(

7、4) 標(biāo)志寄存器FR FR主要用來(lái)標(biāo)志運(yùn)算結(jié)果的狀態(tài)，以及控制CPU的 操作。各標(biāo)志位定義如圖2. 2所示（共有9個(gè)標(biāo)志）：,下圖是80 x86微處理器的標(biāo)志寄存器，從 圖中可知，他們是向下兼容的。,標(biāo)志位共有9個(gè)，6個(gè)是狀態(tài)標(biāo)志，用來(lái)表示運(yùn)算結(jié)果的 特征，包括CF、PF、AF、ZF、SF和OF；3個(gè)是控制標(biāo)志， 用來(lái)控制CPU的操作，包括IF、DF和TF。 狀態(tài)標(biāo)志： CF：進(jìn)位標(biāo)志，表示本次運(yùn)算中最高位（第7位或第15 位）有進(jìn)位或有借位。 PF：奇偶標(biāo)志。 PF=1表示本次運(yùn)算中低8位有偶數(shù)個(gè)“1”； PF=0表示有奇數(shù)個(gè)“1”。 AF：輔助進(jìn)位標(biāo)志。 AF=1表示本次運(yùn)算第3位向第4位

8、有 進(jìn)位或有借位。在十進(jìn)制運(yùn)算中作為是否進(jìn)行十進(jìn)制調(diào)整 的依據(jù)。 ZF：零標(biāo)志。ZF=1表示本次運(yùn)算結(jié)果為零，否則ZF=0 SF：符號(hào)標(biāo)志。 SF=0為正數(shù)； SF=1為負(fù)數(shù)。 OF：溢出標(biāo)志。 OF=1表示本次運(yùn)算結(jié)果產(chǎn)生溢出，否則 OF=0。所謂溢出就是指運(yùn)算結(jié)果超出了相應(yīng)類(lèi)型數(shù)據(jù)所能,表示的范圍。 控制標(biāo)志： DF：方向標(biāo)志，用來(lái)控制串操作指令的執(zhí)行。 DF=0則 串操作指令的地址自動(dòng)增量；若DF=1，則自動(dòng)減量。 IF：中斷標(biāo)志，用來(lái)控制對(duì)可屏蔽中斷的響應(yīng)。若IF=1 則允許CPU響應(yīng)可屏蔽中斷； IF=0，則CPU不能響應(yīng)可 屏蔽中斷。 TF：?jiǎn)尾綐?biāo)志。若TF=1，則CPU進(jìn)入單步工

9、作方式， 即CPU每執(zhí)行一條指令就自動(dòng)產(chǎn)生一次內(nèi)部中斷；TF=0 則CPU正常執(zhí)行。 8086以上的CPU其寄存器陣列如下圖所示，陰 影部分是80386以上的32位微處理器的寄存器。,5、8088與8086的區(qū)別,8088的指令隊(duì)列只有4個(gè)字節(jié)，若出現(xiàn)1個(gè) 空字節(jié)，BIU就會(huì)自動(dòng)取指令補(bǔ)充。 8088BIU與外部交換數(shù)據(jù)是8位的，I/O控 制電路與專(zhuān)用寄存器之間的數(shù)據(jù)總線寬度也 是8位的。 8088與8086有幾個(gè)引腳的意義有不同，參 見(jiàn)下一節(jié)。,第二節(jié) CPU的外部結(jié)構(gòu),8086/8088CPU芯片都是40條引腳的雙列 直插式封裝。部分引腳采用了分時(shí)復(fù)用方 式，即同一條引腳在不同的時(shí)刻具有不

10、同 的用途。如圖2.3所示。 8086/8088CPU可有兩種工作模式，即最 大模式和最小模式。不同模式下個(gè)別引腳 的功能是不同的。,GND 1 40 VCC AD14 2 39 AD15 AD13 3 38 A16/S3 AD12 4 37 A17/S4 AD11 5 36 A18/S5 AD10 6 35 A19/S6 AD9 7 34 BHE/S7 AD8 8 33 MN/MX AD7 9 8086 32 RD AD6 10 CPU 31 HOLD(RQ/GT0) AD5 11 30 HLDA(RQ/GT1) AD4 12 29 WR（LOCK） AD3 13 28 M / IO（S2）

11、 AD2 14 27 DT / R（S1） AD1 15 26 DEN （S0） AD0 16 25 ALE（QS0） NMI 17 24 INTA（QS1） INTR 18 23 TEST CLK 19 22 READY GND 20 21 RESET,GND 1 40 VCC A14 2 39 A15 A13 3 38 A16/S3 A12 4 37 A17/S4 A11 5 36 A18/S5 A10 6 35 A19/S6 A9 7 34 SS0 (HIGH) A8 8 33 MN/MX AD7 9 8088 32 RD AD6 10 CPU 31 HOLD(RQ/GT0) AD5 1

12、1 30 HLDA (RQ/GT1) AD4 12 29 WR（LOCK） AD3 13 28 IO / M（S2） AD2 14 27 DT / R（S1） AD1 15 26 DEN （S0） AD0 16 25 ALE（QS0） NMI 17 24 INTA (QS1） INTR 18 23 TEST CLK 19 22 READY GND 20 21 RESET,圖2.3 8086/8088CPU的外型與引腳,一、8086CPU引腳,1.AD15-AD0：分時(shí)復(fù)用的地址/數(shù)據(jù)總線 2.A19/S6-A16/S3：分時(shí)復(fù)用的地址/狀態(tài)線,S5用來(lái)表示中斷標(biāo)志狀態(tài)線，當(dāng)IF為1時(shí)， S5=

13、1。 S6保持恒為0。,3. ：總線高位有效信號(hào) 4. ：讀信號(hào) 5. ：寫(xiě)信號(hào) 6. ：存儲(chǔ)器或I/O端口訪問(wèn)信號(hào),7.Ready：準(zhǔn)備就緒信號(hào) 8.INTR：中斷請(qǐng)求信號(hào) 9. ：中斷響應(yīng)信號(hào) 10.NMI：非屏蔽中斷請(qǐng)求信號(hào) 11. ：測(cè)試信號(hào) 12.RESET：復(fù)位信號(hào) 13.ALE：地址鎖存允許信號(hào) 14. ：數(shù)據(jù)發(fā)送/接收控制信號(hào) 15. ：數(shù)據(jù)允許信號(hào) 16.HOLD：總線請(qǐng)求信號(hào),17.HLDA：總線請(qǐng)求響應(yīng)信號(hào) 18. ：工作模式選擇信號(hào) 19.CLK：主時(shí)鐘信號(hào) 20.Vcc：CPU+5V電源 21.GND：電源地 最大模式系統(tǒng)時(shí)2431引腳重定義如下： 22. ：總線周期

14、狀態(tài)信號(hào) 23. ：封鎖信號(hào) 24. ：請(qǐng)求/同意信號(hào) 25.QS1，QS0：指令隊(duì)列狀態(tài)信號(hào),二、8088CPU引腳功能,8088上有8條數(shù)據(jù)總線，所以只有AD7- AD0為地址/數(shù)據(jù)復(fù)用，A15-A8只是地址線。 第28腳8086中 ，在8088中為 電平意義相反 第34腳8086中為 ，在8088中為,第三節(jié) 存儲(chǔ)器結(jié)構(gòu),8086CPU有20根地址線，它的直接尋址 空間為220 = 1M字節(jié)，這1M字節(jié)空間按照 00000H - FFFFFH來(lái)編址。,一、8086系統(tǒng)中的存儲(chǔ)器結(jié)構(gòu),1、存儲(chǔ)器的組織 (1) 8086系統(tǒng)中，1M字節(jié)分為2個(gè)512K的存儲(chǔ)體，一個(gè) 存儲(chǔ)體中的地址都是偶數(shù)地

15、址，叫偶體，另一個(gè)都是奇 數(shù)地址，叫做奇體。如圖2.4所示。,圖2.4 存儲(chǔ)體與總線的連接,(2)訪問(wèn)一個(gè)存儲(chǔ)體，只需19位地址，剩下一位 用來(lái)區(qū)分訪問(wèn)那個(gè)存儲(chǔ)體。A0= 0為偶存儲(chǔ)體， A0=1 為奇存儲(chǔ)體。 (3) 信號(hào)：由該信號(hào)和A0控制讀寫(xiě)那個(gè)存 儲(chǔ)體。,(3)讀字節(jié)和字 ，如圖2. 5所示,圖2.5 讀存儲(chǔ)器中的字節(jié)和字操作示意圖,2、存儲(chǔ)器分段,圖2.6為邏輯段在物理存儲(chǔ)器中的位置。每個(gè)段 的容量最大為64KB；段之間可以重疊。每個(gè)邏輯 段的首地址的低4位為0，即是16的整數(shù)倍，將段 首地址的高16位放在段寄存器中，稱(chēng)為“段基址”。 而段內(nèi)的相對(duì)地址也是16位，稱(chēng)為“偏移地址”。

16、將1MB物理存儲(chǔ)器空間也可用另一種分法。將 20位物理地址分為兩部分，如上圖下面所示。用4 位段號(hào)寄存器表示段號(hào)；16位寄存器表示段內(nèi)地 址。這樣的缺點(diǎn)是要有一個(gè)4位寄存器，二是段 的大小固定為64KB。,3、邏輯地址和物理地址,物理地址20位是唯一 可識(shí)別的字節(jié)單元地址, 即存儲(chǔ)器的實(shí)際地址。 邏輯地址是程序設(shè)計(jì) 時(shí)，根據(jù)需要產(chǎn)生的一 種地址，它不是真正的 單元地址。邏輯地址由 段基址和偏移地址兩部 分組成，它們都是16位 無(wú)符號(hào)數(shù)。,圖2.7 段基址和偏移地址,物理地址可以由邏輯地址經(jīng)過(guò)運(yùn)算得到 例如：段基址 1123H 1124H 偏移地址 0013H 0003H 物理地址 11243H

17、 11243H 可以看出，不同的段基址和偏移地址可 以得到相同的物理地址。 物理地址段基址10H偏移地址 如圖2.9所示。,物理地址的形成如圖2.9 所示。 邏輯地址的來(lái)源如表 2-5中所示的約定。,4、存儲(chǔ)單元的地址和內(nèi)容 存儲(chǔ)器通常以字節(jié)編址，一個(gè)字節(jié)單元有一個(gè) 唯一的存儲(chǔ)器地址，稱(chēng)為物理地址。地址通常以 16進(jìn)制數(shù)表示。如36位地址總線，其地址范圍為 00000000FFFFFFFFH。 一個(gè)存儲(chǔ)單元中存放的信息稱(chēng)為該單元的內(nèi) 容，圖2.33是存儲(chǔ)數(shù)據(jù)信息的數(shù)據(jù)類(lèi)型?？梢?jiàn)一 個(gè)字要占兩個(gè)地址，其低位字節(jié) 存入低地址，高 位字節(jié)存入高地址。 同理，雙字是4個(gè)字節(jié)，要占四個(gè)存儲(chǔ)器地址， 也是

18、低位字節(jié) 存入低地址，高位字節(jié)存入高地址。,5、動(dòng)態(tài)浮動(dòng)碼,8086的段存儲(chǔ)器結(jié)構(gòu)，使編寫(xiě)與具體位 置無(wú)關(guān)的或稱(chēng)動(dòng)態(tài)浮動(dòng)的程序成為可能。 動(dòng)態(tài)浮動(dòng)使多道程序設(shè)計(jì)和多任務(wù)系統(tǒng)能 特別有效地使用存儲(chǔ)器。,6、存儲(chǔ)器堆棧,存儲(chǔ)器堆棧由堆棧段寄存器SS和堆棧指針寄存器SP來(lái)定 位，其中SS存放現(xiàn)行堆棧的基地址，SP指向堆棧頂。堆 棧段是向下生長(zhǎng)的，即棧底在堆棧的最高地址處，當(dāng)堆 棧空時(shí)，SP指向棧底。 堆棧操作都是16位操作，它有兩種操作，即壓棧和出棧 。壓棧時(shí)，先將SP的值減2，然后將16位數(shù)據(jù)壓入新棧頂； 出棧時(shí)，先從當(dāng)前棧頂取出16位數(shù)據(jù)，然后SP加2，指向 新的棧頂。如圖2.8所示。 圖2.8

19、中，執(zhí)行了三條指令： PUSH AX ；（AX）=1234H PUSH BX ；（BX）= 8765H POP AX ；（AX）= 8765H,由圖可知，堆棧棧底的一個(gè)字節(jié)單元總是不用的。,7、存儲(chǔ)器的專(zhuān)用和保留區(qū),Intel公司預(yù)先占用了存儲(chǔ)器的最高和最低地址區(qū)域。 物理地址0H到7FH的128個(gè)字節(jié)用來(lái)保存中斷 號(hào)為0H到1FH的中斷向量表（32個(gè)中斷向量） 每個(gè)中斷向量占4個(gè)字節(jié)。 FFFF0H到FFFFFH的16個(gè)字節(jié)保留給系統(tǒng)的初始化代碼。在上電或復(fù)位時(shí)，執(zhí)行的第一條指令就在FFFF0H處。通常FFFF0H處存放一條無(wú)條件轉(zhuǎn)移指令，轉(zhuǎn)到系統(tǒng)程序的入口處。,二、8088系統(tǒng)中的存儲(chǔ)器結(jié)

20、構(gòu),8088與8086的存儲(chǔ)器結(jié)構(gòu)基本相同，區(qū) 別如下： (1)8088是準(zhǔn)16位微處理器，外部數(shù)據(jù)總 線是8位的，所以1MB是單一存儲(chǔ)體，不分 奇偶體。 (2)8088在16位操作時(shí)都要兩次訪問(wèn)存儲(chǔ) 器。,第四節(jié) 系統(tǒng)配置,一、概述 8086/8088CPU有兩種工作模式，它們是 由硬件決定的： 時(shí)，構(gòu)成最小模式 時(shí)，構(gòu)成最大模式 最小模式是單微處理器系統(tǒng)。 最大模式是多處理器系統(tǒng)，一個(gè)為主， 其他為協(xié)處理器，如8087數(shù)學(xué)協(xié)處理器， 8089 I/O協(xié)處理器。,8086的一些引腳在不同模式時(shí)，其含義是不一樣的，如 表2-6所示。,二、最小模式系統(tǒng),最小模式是一個(gè)以8086為主體的單處理 器

21、系統(tǒng)，所有控制信號(hào)均由CPU直接提供。 最小系統(tǒng)的硬件包括一片8284A作為時(shí)鐘 發(fā)生器；三片8282（或74LS373）作為地址 鎖存器；兩片8286/8287作為數(shù)據(jù)收發(fā)器。 參見(jiàn)圖2.10所示。,圖 2.10 8086最小模式系統(tǒng)的典型配置,其中數(shù)據(jù)雙向收發(fā)器8286如圖2. 15所示，地址鎖存器 8282如圖2.13所示。,最小模式系統(tǒng)中數(shù)據(jù)傳輸方式如表2-7所示。 時(shí)鐘發(fā)生器8284A與CPU的連接如圖2.17所示。它產(chǎn)生 恒定的時(shí)鐘信號(hào)，對(duì)準(zhǔn)備好（Ready）信號(hào)和復(fù)位信號(hào) （Reset）進(jìn)行同步。 外界控制信號(hào)RDY和RES可以在任 何時(shí)候到來(lái)，8284A把它們同步在時(shí)鐘下降沿時(shí)

22、輸出 READY和RESET信號(hào)到CPU。,圖2.17中，振蕩晶體 通常采用石英晶體振蕩 器，內(nèi)部3分頻，得到 4.77MHz輸出到CPU。 所以晶體是14.31MHz。,三、最大模式系統(tǒng),與最小模式區(qū)別是系統(tǒng)中增設(shè)了總線控 制器8288和總線仲裁器8289。這樣可以構(gòu) 成以8086CPU為中心的多處理器系統(tǒng)。 最大模式的典型配置如圖2.18所示。 有關(guān)8288和8289可以參考書(shū)上的內(nèi)容， 我們不作要求。,圖 2. 18 8086最大模式系統(tǒng)的典型配置,第五節(jié) CPU的操作和時(shí)序,一、基本概念 1、時(shí)鐘周期：是CPU的基本時(shí)間計(jì)量單位，它 由計(jì)算機(jī)主頻決定。8086主頻是5MHz，一個(gè)時(shí) 鐘周期就是200ns。 2、總線周期：BIU完成一次訪問(wèn)存儲(chǔ)器操作所需 要的時(shí)間稱(chēng)作