數(shù)字邏輯(第4章第1、2講).pptVIP

第四章 組合邏輯電路,第一節(jié) 組合邏輯電路的分析和設計方法,組合邏輯電路的分析方法,組合邏輯電路的設計方法,數(shù)字系統(tǒng)中的邏輯電路分為兩種：組合邏輯電路和時序邏輯電路。本章討論組合邏輯電路。 如果一個邏輯電路在任何時刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時刻各輸入值的組合，而與過去的輸入值無關(guān)，則稱該電路為組合邏輯電路。組合邏輯電路可用示框圖進行描述。,從電路結(jié)構(gòu)來看，組合電路具有兩個特點： (1)電路由邏輯門電路組成，不包含任何記憶元件，沒有記憶能力。 (2)輸入信號是單向傳輸?shù)模敵鰞H由當前輸入決定，與電路過去輸入狀態(tài)無關(guān)；電路中不存在任何反饋回路。,根據(jù)給定的組合邏輯電路，寫出邏輯表達式，或?qū)懗銎湔嬷当?從而了解其電路的邏輯功能，確定輸出與輸入的關(guān)系，并在必要時運用邏輯函數(shù)化簡的方法對邏輯電路設計是否合理進行評定。 分析的目的在于檢驗所設計的邏輯電路是否能實現(xiàn)預定的邏輯功能。,4.1.1 組合邏輯電路的分析,組合邏輯電路的分析過程,例 ：組合電路如圖所示，分析該電路的邏輯功能。,解：（1）由邏輯圖逐級寫出表達式（借助中間變量P）。,AP,BP,CP,（2）化簡與變換：,（3）由表達式列出真值表。,（4）分析邏輯功能 ： 當A、B、C三個變量不一致時，輸出為“1”，所以這個電路稱為“不一致電路”。,組合邏輯電路的設計方法： 根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡單邏輯電路。設計步驟如下： 1.進行邏輯抽象，將一個實際的邏輯問題抽象為一個邏輯函數(shù)。首先分析所給實際邏輯問題的因果關(guān)系，將引起事件所產(chǎn)生的結(jié)果作為輸出函數(shù)，再分別以二值邏輯0和1給以邏輯賦值，做出真值表。 2.根據(jù)真值表可寫出輸出邏輯函數(shù)的“與或”表達式。 3.將輸出邏輯函數(shù)表達式進行化簡或變換。 4.根據(jù)化簡或變換后的輸出邏輯函數(shù)表達式，畫出其邏輯圖。,采用小規(guī)模集成器件的組合邏輯電路設計,用與非門設計邏輯電路,根據(jù)功能要求,填卡諾圖化簡邏輯函數(shù),列真值表,寫最簡與或式,用多種基本門設計邏輯電路,變?yōu)榕c非與非式,例 ：射擊游戲每人打三槍，一槍打鳥，一槍打雞，一槍打兔子。規(guī)則：打中兩槍得獎（其中有一槍必須是鳥）。,解 (1)：設置自變量 A打中鳥、 B打中雞、C打中兔子。,0,0,0,0,0,1,1,1,得最簡與或表達式：,（4）畫出邏輯圖,（5）如果要求用與非門實現(xiàn)該邏輯電路，就應將表達式轉(zhuǎn)換成與非與非表達式：,（3）用卡諾圖化簡。,邏輯函數(shù)形式的變換,“與或” “與非與非”表達式 對Y兩次求反 利用摩根定理將函數(shù)進行變換。,例：用與非門實現(xiàn),“與或” “與或非”表達式 對Y 一次求反,例：用與或非門實現(xiàn),“與或” “或非或非”表達式 對Y兩次求對偶 對Y的“或與”表達式兩次求反 。,例：用或非門實現(xiàn),生活中常用十進制數(shù)及文字、符號等表示事物。,數(shù)字電路只能以二進制信號工作。,用二進制代碼表示文字、符號或者數(shù)碼等特定對象的過程，稱為編碼。 實現(xiàn)編碼的邏輯電路，稱為編碼器。,4.2.1 編碼器,對M個信號編碼時，應如何確定位數(shù)N？ N位二進制代碼可以表示多少個信號？ 例：對101鍵盤編碼時，采用幾位二進制代碼？,編碼原則：N位二進制代碼可以表示2N個信號，則對M個信號編碼時，應由2N M來確定位數(shù)N。 例：對101鍵盤編碼時，采用了7位二進制代碼ASC碼。27128101。 目前經(jīng)常使用的編碼器有普通編碼器和優(yōu)先編碼器兩種。,一、普通編碼器,特點：任何時刻只允許輸入一個編碼信號。,利用無關(guān)項化簡，得：,用門電路實現(xiàn)邏輯電路：,二、優(yōu)先編碼器,特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。 例：8線-3線優(yōu)先編碼器 （設I7優(yōu)先權(quán)最高I0優(yōu)先權(quán)最低）,真值表,輸入：邏輯0(低電平）有效,輸出：邏輯0(低電平）有效,工作狀態(tài),禁止狀態(tài),輸出全為高電平,允許編碼，但無有效編碼請求,正在優(yōu)先編碼,輸出是反碼,低電平有效,優(yōu)先權(quán)最高,級聯(lián)使用:用兩片74HC148構(gòu)成16線4線優(yōu)先編碼器。,譯碼： 編碼的逆過程，將編碼時賦予代碼的特定含義“翻譯”出來。 譯碼器： 實現(xiàn)譯碼功能的電路。,常用的譯碼器有二進制譯碼器、二-十進制 譯碼器和顯示譯碼器等。,4.2.2 譯碼器,位二進制譯碼器（線線譯碼器）,3位二進制譯碼器的框圖,譯碼器將每個輸入代碼譯成對應的一根輸出線上的高、低電平信號。,采用二極管與門陣列構(gòu)成的位二進制譯碼器,用二極管與門陣列構(gòu)成的譯碼器比較簡單，但是其電路的輸入電阻較低而輸出電阻較高，且輸出的高、低電平信號發(fā)生偏移。 通常只在一些大規(guī)模集成電路內(nèi)部采用這種結(jié)構(gòu)，而在一些中規(guī)模集成電路譯碼器中多采用三極管集成門電路結(jié)構(gòu)。,用與非門組成的線線譯碼器74LS138,74LS138的功能表,高電平有效,輸入控制端,低電平有效,譯中為0,禁止譯碼,譯碼 工作,邏輯符號（輸出0有效）：,當控制端S1S2S3=100 時，譯碼器處工作狀態(tài)，,它能將三位二進制數(shù)的每個代碼分別譯成低電平。,74LS138,Y,7,Y,6,Y,5,Y,4,Y,3,Y,2,Y,1,Y,0,S,2,S,3,S,1,A2,A1,A0,當譯碼器禁止工作時，所有輸出端都輸出無效電平（高電平）。,三、譯碼器的應用,1譯碼器的擴展 用兩片74138擴展為4線16線譯碼器,1,D0,D2,D1,D3,1 0 0 1,高位片工作,0,2實現(xiàn)組合邏輯電路,例: 試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：,解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式: 再轉(zhuǎn)換成與非與非形式。,= m3+m5+m6+m7,用一片74138加一個與非門就可實現(xiàn)該邏輯函數(shù)。,數(shù)字顯示譯碼器,數(shù)字顯示器分類： 按顯示方式分: 有字型重疊式、點陣式、分段式等。 按發(fā)光物質(zhì)分: 有發(fā)光二極管(LED)式、熒光式、液晶顯示等。,1七段式LED顯示器,LED顯示器有兩種結(jié)構(gòu)：,2七段顯示譯碼器7448 7448是一種與共陰極數(shù)字顯示器配合使用的集成譯碼器。,試燈輸入端,滅零輸入端,滅燈輸入端,滅零輸出端,一、 數(shù)據(jù)選擇器的基本概念及工作原理 數(shù)據(jù)選擇器: n位地址碼An-1A0決定m個數(shù)據(jù)輸入端中哪一個輸入數(shù)據(jù)傳送到唯一的輸出端Y上 。滿足m =2n,4.2.3 數(shù)據(jù)選擇器,00,01,10,11,雙四選一數(shù)據(jù)選擇器,1,0,0,地址輸入端,控制輸入端,數(shù) 據(jù) 輸 入 端,輸出端,TG,1,TG,3,TG,2,TG,4,TG,6,TG,5,1,1,1,1,&,1,1,Y,TG,1,TG,3,TG,2,TG,4,TG,6,TG,5,D,0,D,0,1,1,1,D,1,D,1,1,D,2,D,2,1,D,3,D,3,1,1,1,1,1,&,A,0,A,0,1,1,A,1,A,1,Y,Y,1,1,1,1,0,1,0,1,1,1,1,0,0,0,0,1,1