組合邏輯電路特點.ppt

組合邏輯電路的特點,數(shù)字邏輯電路可分為兩類. 組合邏輯電路：邏輯電路的輸出只與當時輸入的邏輯值有關,而與輸入的歷史情況無關。例如,異或門,異或非門 時序邏輯電路：輸出不僅和當時的輸入邏輯值有關,而且與電路以前曾輸入過的邏輯值有關。,組合邏輯電路的分析,由給出的邏輯圖找到其對應的邏輯表達式,列出它的真值表,說明該電路的用途. (1) 電路中每個門的輸出標以不同的符號. (2) 先求每個門輸出的邏輯表達式. (3) 迭代各邏輯表達式,并進行化簡,直到求出電路輸出的邏輯表達式,使其僅是電路輸入變量的函數(shù). (4) 填寫真值表.,組合邏輯電路的設計,步驟 例子,競爭與險象,競爭：當一個門的兩個或兩個以上的輸入發(fā)生改變時,由于這些輸入信號是經(jīng)過不同路徑產(chǎn)生的（不同路徑的傳輸延時不同）,使得各輸入信號狀態(tài)改變的時刻有先有后,這種時差引起的現(xiàn)象稱為競爭。 競爭的結(jié)果導致險象發(fā)生，并造成錯誤的后果,則這種競爭就稱為“臨界競爭”;若競爭的結(jié)果不導致險象發(fā)生或雖有險象發(fā)生,但不影響系統(tǒng)的工作,則稱這種競爭為”非臨界競爭”。 組合電路的險象是過渡性現(xiàn)象，它們僅在電路的輸入信號狀態(tài)改變時,在電路的輸出端出現(xiàn)毛刺,而不會破壞信號的穩(wěn)態(tài)值. 引起險象的具體原因可分： 函數(shù)險象(功能險象)：當多個輸入發(fā)生變化時 邏輯險象：電路設計不合理會出現(xiàn)邏輯險象,常見的組合邏輯電路,編碼器和優(yōu)先編碼器 編碼器功能：將其輸入信號轉(zhuǎn)換成對應的數(shù)碼信號.用輸出的數(shù)碼信號表示相應的輸入信號 互斥輸入的編碼器 優(yōu)先編碼器,譯碼器,譯碼是編碼的逆過程。 譯碼器功能：將給定的輸入碼進行翻譯,變換成對應的輸出信號 二進制譯碼器 數(shù)字顯示譯碼器,多路選擇器,輸入：地址線有N根；數(shù)據(jù)線有2N根； 輸出：一根信號線 功能：將地址線選中的那根數(shù)據(jù)線上的信號送到輸出端輸出。（將地址線上的二進制數(shù)的轉(zhuǎn)換成十進制數(shù)，十進制數(shù)就是數(shù)據(jù)線所對應的腳標，則該數(shù)據(jù)線被選中。）,數(shù)值比較器,一位二進制數(shù)的比較 兩位二進制數(shù)的比較,加法器,半加器 只考慮加數(shù)本身，不考慮低位的進位。,全加器,不僅考慮加數(shù)本身，還考慮低位向本位的進位。,Cn-1,加法器,逐位進位加法器 超前進位加法器 Gn：進位產(chǎn)生函數(shù) Pn：進位傳遞函數(shù),中規(guī)模集成組合邏輯電路及應用,中規(guī)模集成譯碼器 74139：2線-4線譯碼器 74154 中規(guī)模集成多路選擇器,重點和難點,重點： 、掌握組合邏輯電路的分析方法和設計方法。 、熟悉編碼器、譯碼器、多路選擇器和一位數(shù)值比較器的邏輯功能、工作原理和應用。 、掌握全加器的設計。 難點： 組合邏輯電路中的競爭和冒險。,主教材重點例題：,、P12