（微電子學與固體電子學專業(yè)論文）基于fpga技術(shù)的嵌入式微處理器設計研究.pdfVIP

摘要 隨著微電子技術(shù)的發(fā)展，尤其是v l s i 技術(shù)和微細加工工藝的發(fā)展，嵌入式微處理 器( e m p u ，e m b e d d e dm i c r o p r o c e s s o ru n i t ) 憑借其性能高、功耗低、體積小的優(yōu)點，越 來越多地應用到通信產(chǎn)品、消費類電子產(chǎn)品和機械控制產(chǎn)品中。 本文首先設計了一個8 位的8 0 5 1c p u ，這個設計規(guī)模比較小，處理器的功能比較 簡單。重點討論了c p u 模塊中算術(shù)邏輯單元和控制器的設計，詳細說明了每條指令的 執(zhí)行過程、數(shù)據(jù)通路控制信號的產(chǎn)生、數(shù)據(jù)在數(shù)據(jù)通路中的運算過程。它使用可綜合的 寄存器傳輸級( r t l ，r e g i s t e rt r a n s f e rl e v e l ) v h d l 硬件描述語言描述每個子模塊，在 項層模塊中根據(jù)端口連接實例化每個子模塊，然后使用q u a r t u si i 對每個子模塊和頂層 模塊進行功能仿真驗證及對設計進行綜合，在a l t e r ac y c l o n e i ie p 2 c 3 5 f 6 7 2 c 8 芯片上實 現(xiàn)，工作頻率可達11 3 9 m h z 。 精簡指令計算機作為微處理器發(fā)展的一種趨勢，已經(jīng)被廣泛應用于計算機體系 結(jié)構(gòu)設計中。因此本文采用可綜合的寄存器傳輸級硬件描述語言v e r i l o gh d l 對業(yè) 界廣泛使用的3 2 位嵌入式a r m 7 微處理器進行了研究，對其寄存器堆進行了設計， 并通過f p g a 進行綜合。設計的寄存器堆由3 7 個寄存器組成，其中包括3 1 個通用3 2 位寄存器和6 個狀態(tài)寄存器，使用q u a r t u si i 進行了功能劃分和功能描述，確立了寄存 器堆設計的實現(xiàn)目標。 最后介紹了a l t e r a 公司在其f p g a 中實現(xiàn)的n i o si i 處理器，這是一個用戶可配置 的通用3 2 位r i s c 軟核微處理器，是一個非常靈活和強大的處理器。文中對n i o si i 嵌 入式處理器進行了分析，介紹了n i o si i 處理器的特征、體系結(jié)構(gòu)、編程模式、優(yōu)勢及 應用領域。重點對n i o si i 微處理器的基本結(jié)構(gòu)及其擁有的優(yōu)勢做了介紹，并對共享資 源型的3 處理器核進行設計。 關鍵詞：嵌入式微處理器；8 0 5 1 ；a r m ；寄存器堆；f p g a a b s t r a c t a l o n gw i t ht h ed e v e l o p m e n t o ft h em i c r o e l e c t r o n i c st e c h n o l o g y , e s p e c i a l l yt h e d e v e l o p m e n to ft h ev l s id e s i g nt e c h n o l o g ya n dt h ep r e c i s i o nf i n i s h i n gp r o c e s st e c h n o l o g y , e m b e d d e dp r o c e s s o rh a sb e e na p p l i e di n t ot h ec o m m u n i c a t i o n ，t h ec o n s u m e re l e c t r o n i c p r o d u c ta n da u t oc o n t r o ls y s t e mf o ri t sh i g l lp e r f o r m a n c et h el o wp o w e rc o n s u m p t i o na n d s m a l ls i z e t h i sp a p e rf i r s td e s i g na n di m p l e m e n t sa n8 一b i t8 0 51c p u t h ed e s i g ns c a l ei s c o m p a r a t i v e l ys m a l l ，t h ef u n c t i o no fp r o c e s s o ri sc o m p a r a t i v e l ys i m p l e t h ed e s i g no ft h e a r i t h m e t i cl o g i cu n i t ( a l u ) a n dt h ec o n t r o lu n i ti sd i s c u s s e d a n dt h ee x e c u t i o np r o c e s so f e a c hi n s t r u c t i o n ，t h eg e n e r a t i o no fd a t aa c c e s sc o n t r o ls i g n a la n dt h ec o m p u t i n gs t e pa r e e x p l a i n e di nd e t a i l s y n t h e t i cr t l - l e v e lv h d l i su s e dt od e s i g ne v e r ym o d u l e s u b m o d u l e a r ei n s t a n t i a t e da n dc o n n e c t e dt o g e t h e ra c c o r d i n gt ot h e i ri - op o r t st oc o m p o s et h et o p l e v e l m o d u l e f u n c t i o ns i m u l a t i o ni sf i n i s h e db yq u a r t u si if o re v e r ys u b m o d u l ea n dt h et o p - l e v e l m o d u l e ，a n ds y n t h e s i z e db yt h eq u a r t u si is o f t w a r e a l t e r ac y c l o n ef p g ac h i p e p 2 c 35 f 6 7 2 c 8i sc h o s e nf o ri m p l e m e n t a t i o n t h i sc p uc a l lo p e r a t e u pt o117 8 m h z r e d u c e di n s t r u c t i o ns e tc o m p u t e r ( r i s c ) ，a sat y p eo fs t r a t e g yi nt h em i c r o p r o c e s s o r d e s i g n ，h a sb e e ni n c r e a s i n g l ya p p l i e di nc o m p u t e ra r c h i t e c t u r ed e s i g n s ot h e3 2 一b i ta r m 7 e m b e d d e dm i c r o p r o c e s s o ri ss t u d i e d ，w h i c hi sa p p l i e dw i d e l y t h em o d u l eo fr e g i s t e r - s t a c ki s d e s i g n e db ys y n t h e t i cr t l - l e v e lv e r i l o gh d l ，t e s t e da n dv e r i f i e db yf p g a t h e r ea r e3 7 r e g i s t e r si nt h i sr e g i s t e r - s t a c k ，i n c l u d i n g31g e n e r m3 2 - b i tr e g i s t e r sa n d6p r o g r a ms t a t e r e g i s t e r s ( p s r ) t h ef u n c t i o n a ld i v i s i o na n dd e s c r i p t i o ni sc o n d u c t e db yq u a r t u si if o re v e r y m o d u l e ，a n dt h ei m p l e m e n t a t i o na i mo fr e g i s t e r - s t a c ki sb u i l t f i n a l l y ，t h ep r o c e s s o rn a m e dn i o si io fa l t e r ac o m p a n yi si m p l e m e n t e di nf p g a n i o si ie m b e d d e dp r o c e s s o ri sag e n e r a l3 2 - - b i tr i s cs o f t - - c o r em i c r o p r o c e s s o rw i t h c o n f i g u r a t i o nb yu s e r ，w h i c hi sf l e x i b l ea n dp o w e rp r o c e s s o r t h ec h a r a c t e r i s t i c s ， a r c h i t e c t u r e ，p r o g r a m m i n gs t y l e ，a d v a n t a g ea n da p p l i c a t i o nf i e l da r ei n t r o d u c e d e s p e c i a l l y t h eb a s i cs t r u c t u r ea n da d v a n t a g e si sa n a l y z e d a n dr e s o u r c e s h a r e dt y p e p r o c e s s o r c o n s i s t e do f3c o r e si sd e s i g n e d k e y w o r d s ：m i c r o p r o c e s s o r ；8 0 51 ；a r m ；r e g i s t e r - s t a c k ；f p g a 湖北大學學位論文原創(chuàng)性聲明和使用授權(quán)說明 原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行研 究所取得的研究成果。除了文中特別加以標注引用的內(nèi)容外，本論文 不包含任何其他個人或集體己經(jīng)發(fā)表或撰寫的成果作品。對本文的研 究做出重要貢獻的個人和集體，均己在文中以明確方式標明。本人完 全意識到本聲明的法律后果由本人承擔。 論文作者簽名：彳巧葡爭 日期：0 1 年占月午日 學位論文使用授權(quán)說明 本學位論文作者完全了解學校有關保留、使用學位論文的規(guī)定，即： 按照學校要求提交學位論文的印刷本和電子版本；學校有權(quán)保存并向 國家有關部門或機構(gòu)送交論文的復印件和電子版，并提供目錄檢索與閱覽服 務；學?？梢栽试S采用影印、縮印、數(shù)字化或其它復制手段保存學位論文； 在不以贏利為目的的前提下，學?？梢怨_學位論文的部分或全部內(nèi)容。( 保 密論文在解密后遵守此規(guī)定) 作者簽名：佰秭專 舯刻磁轢御 日期：硒7 反手 日期：呻竹 第1 章緒論 1 1 課題背景 第1 章緒論 隨著大規(guī)模集成電路技術(shù)日益成熟，微處理器的應用越來越廣泛。目前，國際上微 處理器按應用領域的不同可分為三類：一是通用高性能微處理器，主要應用于工作站和 高性能個人計算機系統(tǒng)；二是嵌入式微處理器，主要用于運行面向特定領域的專用程序， 配備低級操作系統(tǒng)，比如手機、v c d 、機頂盒；三是微控制器，主要用于工業(yè)生產(chǎn)、對 象控制等場合。 隨著“后p c 時代”的到來，數(shù)字化產(chǎn)品層出不窮，嵌入式微處理器以其低功耗、高 性能的特點成為市場新寵。由于嵌入式微處理器還處于起步階段，市場潛力巨大，而且 沒有形成壟斷，如果我們能夠抓住這個機遇，立足創(chuàng)新，則有可能使我國微電子技術(shù)實 現(xiàn)騰飛，在新一代微電子技術(shù)中擁有自己的知識產(chǎn)權(quán)，促進我國微電子產(chǎn)業(yè)的發(fā)展。 目前市場上簡單的智能電子產(chǎn)品，如全自動洗衣機、電飯煲等，其內(nèi)部使用的中央 處理器相對來說比較簡單，一般的8 位單片機( 如m c s 5 1 ，a v r 等) 就完全能夠勝任。 但隨著無線通信，多媒體和國際互聯(lián)網(wǎng)的發(fā)展，各種電子產(chǎn)品趨于微型化，數(shù)據(jù)處理量 越來越大，并且一機多用正在成為一種潮流。市場上已經(jīng)出現(xiàn)了w i n c e 可上網(wǎng)手機等 典型的高技術(shù)產(chǎn)品，在這些產(chǎn)品中高性能的c p u 是不可缺少的。 f p g a ( f i e l dp r o g r a m m a b l eg a t e a r r a y ) ，即現(xiàn)場可編程門陣列，是專用集成電路 ( a s i c ) 中集成度最高的一種，用戶可對f p g a 內(nèi)部的邏輯模塊和i o 模塊重新配置， 以實現(xiàn)用戶的邏輯，因而也被用于對c p u 的模擬。用戶對f p g a 的編程數(shù)據(jù)放在f l a s h 芯片中，通過上電加載到f p g a 中，對其進行初始化。也可在線對其編程，實現(xiàn)系統(tǒng)在 線重構(gòu)，這一特性可以構(gòu)建一個根據(jù)計算任務不同而實時定制的c p u ，最近發(fā)展起來的 s o p c 技術(shù)則提供了另一種有效的解決方案，即用f p g a 來實現(xiàn)s o c 的功能，這是當今 研究的熱門領域【1 1 。 本論文立足于對8 位c p u 進行設計，然后對a r m 7 寄存器堆的設計進行研究、探 索與改進，并對基于n i o si i 軟核的s o p c 多處理器的設計進行了研究。全定制方法設 計一個集成電路芯片所需要的資金投入太多，而且開發(fā)周期長，所需成本實在太高。半 定制或門陣列和f p g a 相比也有一些嚴重的缺陷。它既無法及時面市又沒有可編程器件 固有的靈活性。它也缺少f p g a 的動態(tài)可重配置性。 湖北大學碩+ 學位論文 f p g a 設計有自己獨特的優(yōu)勢。在靈活性、更及時地面市、更長的應市時間和更低 整體成本上具有優(yōu)勢，低成本的f p g a 系列和a s i c 的價格相差無幾，f p g a 又有可重 復編程性，在設計和支持工具方面也大大地節(jié)省了費用。另外，在f p g a 設計中采用各 種驗證的i p 會近一步縮短設計周期。因此，本文的嵌入式微處理器均采用f p g a 進行 設計和驗證。 1 2 微處理器國內(nèi)外發(fā)展狀況 超大規(guī)模集成電路( v l s i ，v e r yl a r g es c a l ei n t e g r a t e dc i r c u i t ) 作為通信、計算機、 互聯(lián)網(wǎng)、多媒體等電子信息產(chǎn)業(yè)的核心，其研發(fā)能力是國家科技實力的重要體現(xiàn)。微處 理器也稱中央處理器( c p u ，c e n t r a lp r o c e s s i n gu n i t ) ，它是計算機的核心，負責對信息 和數(shù)據(jù)進行運算和處理，并實現(xiàn)本身運行過程的自動化，處理器的設計和制造水平常被 用來作為衡量一個國家科技實力的重要標準。 美國、西歐和同本的超大規(guī)模集成電路研發(fā)設計和生產(chǎn)制造水平遠遠高于其他國 家，這尤其體現(xiàn)在微處理器的研發(fā)和生產(chǎn)上。通用處理器方面，i n t e l 和a m d 以8 0 x 8 6 體系結(jié)構(gòu)幾乎壟斷了個人計算機處理器市場。最初的中央處理器并不是像現(xiàn)在這樣做在 一塊集成電路芯片上。直到1 9 7 1 年，當時還處在發(fā)展初期的i n t e l 公司推出了世界上第 一塊微處理器芯片4 0 0 4 。4 0 0 4 含有不到2 3 0 0 個晶體管，功能相當有限，能執(zhí)行4 位二 進制數(shù)運算，支持8 位指令集及1 2 位地址總線，而且工作速度非常低，最高頻率只有 7 4 0 k h z ，被當時的藍色巨人i b m 以及大部分商業(yè)用戶不屑一顧。但是它畢竟是劃時代 的產(chǎn)品，被i n t e l 公司的首席執(zhí)行官戈登摩爾稱為“人類歷史上最具革新性的產(chǎn)品之一” 【2 1 。隨著4 0 0 4 的問世，設計技術(shù)、制造工藝開始飛速發(fā)展，功能更強而面積更小的微處 理器被研制出來，整個中央處理單元的完整功能都被集成到了一個只有方寸大小的半導 體芯片上，從而導致了桌面計算機的問世。 而在嵌入式處理器方面，a r m 在2 0 年內(nèi)發(fā)展為世界領先的3 2 位嵌入式處理器核， 引領著s o c 開發(fā)進程。從最初的4 位處理器，目前仍在大規(guī)模應用的8 位單片機，到 最新的受到廣泛青睞的3 2 位，6 4 位嵌入式c p u 。英國a r m 公司是業(yè)界領先的3 2 位嵌 入式微處理器供應商，成立不到2 0 年。其3 2 位處理器憑借優(yōu)秀的性能、有競爭力的性 價比，在1 9 9 9 年火爆的移動電話市場，占市場份額超過了5 0 ，從而一躍成為業(yè)界領 頭羊。2 0 0 1 年初，a r m 公司的3 2 位r i s c 處理器市場占有率超過了7 5 ，引起業(yè)界的 極大關注【3 1 。值得注意的是，a r m 公司本身并不生產(chǎn)芯片，它是知識產(chǎn)權(quán)( i v ，i n t e l l e c t u a l 2 第1 章緒論 p r o p e r t y ) 供應商，靠轉(zhuǎn)讓設計許可，由合作公司來生產(chǎn)芯片。由于a r m 的嵌入式微處 理器性能高，成本低，價格合理，因而在全世界范圍內(nèi)擁有眾多合作伙伴，這其中包括 了半導體工業(yè)的大公司，如s a m s u n g 、i n t e l 等著名公司。a r m 公司專注于設計，其內(nèi) 核耗電少，功能強，特有1 6 位t h u m b 、3 2 位a r m 雙指令集。a r m 己經(jīng)成為移動通信、 手持計算、多媒體數(shù)字消費、工業(yè)控制等領域的首選嵌入式解決方案。業(yè)界許多知名公 司，如i n t e l 、s a m s u n g 、e r i c s s o n 、m o t o r o l a 、n e c 、n o k i a 等，都在自己的產(chǎn)品中嵌入 了a r m 核。 而國內(nèi)微處理器的研究起步較晚，但發(fā)展速度極快，先后出現(xiàn)了一批嵌入式微處理 器t ( 1 ) 星光系y u - 2 0 0 1 年3 月“星光1 號”誕生，中國第一塊具有自主知識產(chǎn)權(quán)的百萬 門級超大規(guī)模數(shù)碼影像專用芯片； ( 2 ) 方舟系列：由方舟科技公司研制，應用在國內(nèi)教育、金融、稅務等行業(yè)；方舟 l 號在一塊芯片上集成了3 2 位方舟c p u 核心、外部存儲器控制器、p c i 總線控制器和 其它系統(tǒng)外設，主頻1 6 6 m h z 。方舟2 號于2 0 0 2 年誕生在北京，具有高性能、低功耗， 高集成度的優(yōu)點，主頻4 0 0 m h z ； ( 3 ) 神戚系列：2 0 0 2 年1 1 月，上海復旦微電子公司研制成功神威l 號，是代表當時 國內(nèi)c p u 研制最高水平的高性能嵌入式3 2 位微處理器； ( 4 ) 龍芯系y u - 由中科院計算所研制，2 0 0 2 年9 月，“龍芯1 號”誕生，它為3 2 位 單核芯片，主頻2 6 6 m h z ：2 0 0 5 年4 月，“龍芯2 號”問世，它為6 4 位單核芯片，主頻 5 0 0 m h z ，功耗為3 5 瓦，遠遠低于國外同內(nèi)芯片；2 0 0 8 年左右推出龍芯3 號芯片，用 于將來的服務器市場，龍芯3 號是6 4 位1 6 核的芯片。 微處理器設計技術(shù)的不斷發(fā)展，給驗證帶來了極大的挑戰(zhàn)。如何加快驗證周期，提 高驗證的抽象程度，至今仍是非常值得研究的課題。 1 3 論文的工作 本文對8 位8 0 5 1c p u 內(nèi)核的設計、仿真、綜合以及a r m 7 寄存器堆所有模塊的設 計分析、仿真、綜合進行了研究。首先使用可綜合v h d l 設計8 位8 0 5 1c p u ，這個設 計規(guī)模比較小，處理器功能比較簡單。本文完成了c p u 內(nèi)部a l u 單元和控制單元的設 計、實現(xiàn)和驗證。通過此設計，對8 0 5 1c p u 的設計方法有了深刻理解，尤其對處理器 內(nèi)部數(shù)據(jù)的流通、指令的執(zhí)行有了更加清晰的理解。 3 湖北大學碩十學位論文 然后在此基礎上，本設計采用可綜合的寄存器傳輸級硬件描述語言v e r i l o gh d l 對業(yè)界廣泛使用的3 2 位嵌入式a r m 7 微處理器寄存器堆進行設計建模，通過f p g a 進 行驗證。本設計中的寄存器堆有3 7 個寄存器，其中包括3 1 個通用3 2 位寄存器和6 個 狀態(tài)寄存器，進行了功能劃分和功能描述，確立了寄存器堆設計的實現(xiàn)目標。 最后介紹了a l t e r a 公司在其f p g a 中實現(xiàn)的n i o si i 處理器，這是一個用戶可配置 的通用3 2 位r i s c 軟核微處理器，是一個非常靈活和強大的處理器。文中對n i o si i 嵌 入式處理器進行了分析，介紹了n i o si i 處理器的特征、體系結(jié)構(gòu)、編程模式、優(yōu)勢及 應用領域。重點對n i o si i 微處理器的基本結(jié)構(gòu)及其擁有的優(yōu)勢做了介紹。并對共享資 源型的3 處理器核進行設計。 1 4 論文的組織 論文共分五章，其結(jié)構(gòu)安排如下： 第l 章為緒論。主要介紹嵌入式微處理器的發(fā)展、基本結(jié)構(gòu)，選題的背景、設計方 法、設計內(nèi)容以及論文的工作和結(jié)構(gòu)安排。 第2 章為硬件描述語言與f p g a 設計簡介。介紹了設計處理器所使用的f p g a 嵌入 式系統(tǒng)器件、硬件描述語言v h d l 和v e r i l o gh d l 及設計開發(fā)平臺f p g a ，重點說明了 h d l 的模塊化、層次化、可綜合化，f p g a 的查找表邏輯結(jié)構(gòu)等相對重要的概念。然后 簡要介紹本設計所使用的f p g a 開發(fā)及仿真工具q u a r t u si i 和仿真工具m o d e l s i m 。 第3 章為8 0 5 1c p u 的設計與驗證。首先講解8 0 5 1 的概念、特點以及本文設計的 8 0 5 1c p u 基本邏輯結(jié)構(gòu)。然后重點c p u 模塊中算術(shù)邏輯單元和控制器的設計，詳細說 明每條指令是如何執(zhí)行，數(shù)據(jù)通路的控制信號是怎樣產(chǎn)生，數(shù)據(jù)是怎樣在數(shù)據(jù)通路中流 動的。最后講解如何來驗證c p u 指令的執(zhí)行，給出綜合、仿真結(jié)果，并做簡要的數(shù)據(jù) 分析。 第4 章為a r m 7 寄存器堆的設計與驗證。首先簡要介紹a r m 微處理器結(jié)構(gòu)、本設 計所涉及的3 2 位a r m 7 指令系統(tǒng)以及a r m 7 處理器內(nèi)部的工作模式、寄存器管理等。 然后介紹寄存器堆中各個模塊的功能劃分和功能描述，確立了寄存器堆設計的實現(xiàn)目 標。 第5 章為介紹了a l t e r a 公司在其f p g a 中實現(xiàn)的n i o si i 處理器，文中對n i o si i 嵌 入式處理器進行了分析，重點對n i o si i 微處理器的基本結(jié)構(gòu)及其擁有的優(yōu)勢做了介紹。 并對共享資源型的3 處理器核進行設計。 4 第2 章硬件描述語言與f p g a 役計簡介 第2 章硬件描述語言與f p g a 設計簡介 2 1f p g a 介紹 f p g a ( f i e l dp r o g r a m m a b l eg a t ea r r a y ) ，即現(xiàn)場可編程門陣列，它是在p a l 、g a l 、 c p l d 等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路( a s i c ) 領域 中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門 電路數(shù)有限的缺點。 采用查找表( l o o k u p t a b l e 。l u t ) 結(jié)構(gòu)的p l d 芯片也可以稱為f p g a ，如a l t e r a 公司的a c e x 系列、a p e x 系列、x i l i n x 公司的s p a r t a n 系列和v i r t e x 系列等。u j t 本質(zhì) 上就是一個r a m 。目前f p g a 中多使用4 輸入的u j t ，所以每個l u t 可以看出一個 4 b 地址線的1 6 x 1 b 的r a m 【5 1 。 2 1 1f p g a 的發(fā)展 可編程邏輯器件隨著微電子制造工藝的發(fā)展取得了長足的進步。從早期的只能存儲 少量數(shù)據(jù)、完成簡單邏輯功能的可編程只讀存儲器( p r o m ) 、紫外線可擦除只讀存儲 器( e p r o m ) 和電可擦除只讀存儲器( e e r o m ) ，發(fā)展到能完成中大規(guī)模的數(shù)字邏輯 功能的可編程陣列邏輯( p a l ) 和通用陣列邏輯( g a l ) ，今天已經(jīng)發(fā)展成為可以完成 超大規(guī)模的復雜組合邏輯與時序邏輯的現(xiàn)場可編程邏輯器件( f p g a ) 和復雜可編程邏 輯器件( c p l d ) 。 f p g a ( 現(xiàn)場可編程門陣列) 是一種大規(guī)?？删幊踢壿嬈骷鼘攵ㄖ频拈T陣列 電路的優(yōu)點和可編程邏輯器件的用戶可編程特性結(jié)合在一起。它的體系結(jié)構(gòu)和邏輯單元 靈活、集成度高、適用范圍寬，設計開發(fā)周期短、設計制造成本低、開發(fā)工具先進、標 準產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實時在線檢驗，因此被廣泛應用于產(chǎn)品的原型設計和 產(chǎn)品生產(chǎn)之中。自1 9 8 5 年x i l i n x 第一片現(xiàn)場可編程邏輯器件( f p g a ) 問世至今，f p g a 已經(jīng)歷了二十年的發(fā)展歷史。在這二十年的發(fā)展過程中，以f p g a 為代表的數(shù)字系統(tǒng)現(xiàn) 場集成技術(shù)取得了驚人的發(fā)展：現(xiàn)場可編程邏輯器件從最初的1 2 0 0 門，發(fā)展到現(xiàn)在的 幾百萬門，器件的集成度提高到一個新的水平。尤其是最近幾年，f p g a 的主要廠商 a l t e r a 、x i l i n x 等不斷更新優(yōu)化產(chǎn)品架構(gòu)和生產(chǎn)工藝，不斷降低f p g a 的功耗和系統(tǒng)成 本，推出了很多高性能低價位的解決方案。f p g a 已大量應用于通訊技術(shù)、計算機技術(shù)、 5 湖北大學碩十學位論文 儀器儀表、自動化技術(shù)等領域中以及視聽、醫(yī)療電子等設備中【1 1 。 2 1 2f p g a 的類型 f p g a 的三種基本類型為：可熔斷型、e p r o m 型和基于s r a m 的類型。 可熔斷型器件通過加入一個較高電壓使兩個節(jié)點間的絕緣材料斷開來進行編程。這 樣不需要存儲器來保存程序，但一次寫入后不可更改。當形成熔斷時在器件的引腳處永 久地生成了低阻通路。熔斷通路的尺寸本身很小，在一個f p g a 上可以分布上百萬個器 件。這項技術(shù)最顯著的優(yōu)點在于熔斷的導通電阻和寄生電容要比傳輸門和傳輸晶體管小 得多。這將支持更高的交換速度和布線通路的可預計定時延時。 e p r o m 和基于e p r o m 的技術(shù)可通過高電壓編程，并采用帶電浮柵工藝來實現(xiàn)。 基于這些技術(shù)的器件是可重新編程和非易失的，當內(nèi)置在目標系統(tǒng)中時可以脫機編程。 基于s r a m 的f p g a 的廠商有很多，如x i l i n x 、a l t e r a 、a t m e l 和l u c e n t 。f p g a 功能單元的復雜性取決于競爭因素，如果單元的復雜度較低，布線所需要的時間和資源 就較多。另一方面，如果復雜度較高，將會有浪費的單元面積和邏輯。典型的基本結(jié)構(gòu) 包括以下幾個部分： 1 實現(xiàn)組合和時序邏輯的可編程功能單元陣列。 2 建立信號布線固定的可編程互連結(jié)構(gòu)。 3 對器件功能進行編程的配置存儲器。 4 在器件與周圍環(huán)境之間提供接口的i o 資源。 2 2f p g a 嵌入式系統(tǒng)器件 目前世界上有幾十家生產(chǎn)c p l d f p g a 的公司，最大的三家是a l t e r a 、x i l i n x 和 l a t t i c e ，其中a l t e r a 和x i l i n x 兩家公司占有了6 0 以上的市場份額。 ( 1 ) a l t e r a 公司：a l t a , a 公司在2 0 世紀9 0 年代以后發(fā)展很快，是最大的p l d 供應 商之一，主要產(chǎn)品有m a x 3 0 0 0 7 0 0 0 、f l e x l o k 、a p e x 2 0 k 、a c e x l k 、s t r a t i x 、c y c l o n e 等，開發(fā)軟件為m a x p l u si i 和q u a r t u si i 。業(yè)界普遍認為其開發(fā)工具m a x p l u si i 是最成功 的p l d 開發(fā)平臺之一，配合使用a l t e r a 公司提供的免費o e mh d l 綜合工具可以達到 較高的效率。 ( 2 ) x i l i n x 公司：x i l i n x 公司是f p g a 的發(fā)明者，是一家老牌p l d 公司，也是最大 的p l d 供應商之一。其產(chǎn)品種類較全，主要有x c 9 5 0 0 4 0 0 0 、c o o l r u r m e r ( x p l a 3 ) 、 6 第2 章硬件描述語言與f p g a 設計簡介 s p a r t a n 、v i r t e x 等，開發(fā)軟件為f o u n d a t i o n 和i s e 。通常來說，在歐洲則使用x i l i n x 的 人多，在日本和亞太地區(qū)則使用a l t e r a 的人多，在美國則是平分秋色。全球p l d f p g a 產(chǎn)品6 0 以上是由a l t e r a 和x i l i n x 兩家公司提供的。可以說a l t e r a 公司和x i l i n x 公司共 同決定了p l d 技術(shù)的發(fā)展方向。 設計者可以根據(jù)設計要求和器件的說明資料來確定選擇哪一款f p g a 器件。鑒于對 器件的等效門數(shù)和內(nèi)嵌的r a m ，設計要求的最高頻率和i o 資源等因素的要求，考慮 其性能和價格上的獨特優(yōu)勢，本設計采用a l t e r a 公司的q u a r t u si i 開發(fā)軟件為平臺，以 c y c l o n ei i 系列的e p 2 c 3 5 f 6 7 2 c 8f p g a 芯片為主體來實現(xiàn)。 a l t e r a 公司的產(chǎn)品無論是功能還是種類都很少有公司能與之匹敵。 a l t e r a 的主流f p g a 分為兩大類，一種側(cè)重低成本應用，容量中等，性能可以滿足 一般的理解設計要求，如c y c l o n e 、c y e l o n ei i ：還有一種側(cè)重于高性能應用，容量大， 性能能滿足各類高端應用，如s t a r t i x 、s t a r t i xi i 等，用戶可以根據(jù)自己實際應用要求進 行選擇，在性能可以滿足的情況下，優(yōu)先選擇低成本器件。 c y c l o n e ( 颶風) ：a l t e r a 中等規(guī)模f p g a ，2 0 0 3 年推出，0 1 3 u s 工藝，1 5 v 內(nèi)核供 電，與s t r a t i x 結(jié)構(gòu)類似，是一種低成本f p g a 系列，是目前的主流產(chǎn)品，其配置芯片也 改用全新產(chǎn)品。c y c l o n e 系列是a l t e r a 最成功的器件之一，性價比不錯，是一種適合中 低端應用的通用f p g a ，推薦使用。 c y c l o n ei hc y c l o n e 的下一代產(chǎn)品，繼c y c l o n e 系列低成本f p g a 在市場上取得成 功之后，a l t e r a 公司推出的更低成本的f p g a ，它將低成本f p g a 的密度擴大到了6 8 4 1 6 個邏輯單元( l e s ) ，從而可以在低成本f p f a 上實現(xiàn)復雜的數(shù)字系統(tǒng)。c y c l o n ei i 系列 f p g a 采用t s m c ( 臺積電) 的9 0 r i m 工藝，與競爭對手采用的9 0 n m 工藝的f p g a 相 比，其性能高出6 0 而功耗減低一半，而其價格則幾乎可以與a s i c 產(chǎn)品競爭。優(yōu)異的 性價比使c y c l o n ei i 系列f p g a 可以廣泛地應用于汽車電子、消費電子、音視頻處理、 通信以及測試測量等終端產(chǎn)品市場。 c y c l o n ei i 系列f p g a 支持a l t e r a 公司的n i o si i 嵌入式軟核處理器。n i o si i 具有靈 活的可配置特性而且可以非常容易地實現(xiàn)各種外設的擴展。對于并行事務處理，可以在 一個f p g a 上放置多個n i o si i 軟核，達到提高了處理器的效率，也方便多個小組同時 開發(fā)，進一步加快了新產(chǎn)品的研發(fā)速度。 c y c l o n ei i 系列f p g a 的主要性能比較見表2 1 所示。 7 湖北大學碩十學位論文 表2 - 1c y c l o n ei i 系列f p g a 的性能比較 t a b l e 2 - 1c y c l o n ei if p g a p e r f o r m a n c e 特性 e p 2 c 5e p 2 c 5e p 2 c 2 0 e p 2 c 3 5 e p 2 c 5 0 e p 2 c 7 0 l e 數(shù)量 4 6 0 88 2 5 6 1 8 7 5 23 3 2 1 65 0 5 2 86 8 4 1 6 m 4 k r a m 塊數(shù)量2 63 65 21 0 51 2 92 5 0 r a m 總量位 1 1 9 8 0 81 6 5 8 8 82 3 9 6 1 64 8 3 8 4 0 5 9 4 4 3 21 1 5 2 0 0 0 內(nèi)嵌乘法器數(shù)量 1 31 82 6 3 58 61 5 0 鎖相環(huán)數(shù)量22444 4 可用最大i o 口數(shù)量 1 5 8 1 8 23 1 54 7 54 5 06 2 2 圖2 - l 是c y c l o n ei i 系列f p g a 的內(nèi)部結(jié)構(gòu)示意圖，c y c l o n ei i 系列器件主要由以行 列式排列的邏輯陣列塊( l o g i ca r r a yb l o c k ，l a b ) 、嵌入式存儲器塊及嵌入式乘法器組 成，鎖相環(huán)( p l l ) 為f p g a 提供時鐘，輸入輸出單元( i n p u t o u t p u te l e m e n t s i o e s ) 提供輸入輸出接口邏輯。邏輯陣列、嵌入式存儲器塊、嵌入式乘法器、輸入輸出單元 及鎖相環(huán)直接可實現(xiàn)各種速度的信號互連 6 。 釅一一”礴 圓 輸入輸出單元 主 玄 輸 厶a 輸穴 嵌 穴 入 嵌 邏輯陣 入 嵌 邏輯陣 、 輸 邏輯陣 式 邏輯陣 入 入 入輸 出 列 式 列 乘 式 列 出 單存 法 列 存 苴 兀 儲 器 儲兀 器 器 影”弼黟”舄 已曼曼曼j 輸入輸出單元 幽 圖2 1c y c l o n ei i 系列f p g a 的內(nèi)部結(jié)構(gòu)示意圖 f i 9 2 - 1c y c l o n ei if p g a i n t e r n a ls t r u c t u r e 2 3 硬件描述語言 硬件描述語言( h d l ，h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 是一種用形式化方法來描述數(shù) 字電路和系統(tǒng)的語言。設計者利用這種語言來描述自己的設計思想，然后使用e d a 工 具進行仿真、自動綜合到門級電路，再用a s i c 或f p g a 實現(xiàn)。其特點是借鑒高級程序 8 第2 章硬件描述語言與f p g a 設計簡介 設計語言的功能特性對電路的行為與結(jié)構(gòu)進行高度抽象化、規(guī)范化的形式描述，并對設 計進行不同層次、不同領域的模擬驗證與綜合優(yōu)化等處理，使設計過程達到高度自動化。 h d l 可應用于設計的各個階段：系統(tǒng)建模、寄存器級電路設計、仿真驗證、綜合等。 2 3 1h d l 語言簡介 隨著電子設計自動化( e d a ，e l e c t r o n i cd e s i g na u t o m a t i o n ) 技術(shù)的發(fā)展，使用h d l 設計大規(guī)模數(shù)字集成電路成為一種趨勢。目前流行的硬件描述語言是v e r i l o gh d l 和 v h d l ( v h s i ch a r d w a r ed e s c r i p t i o nl a n g u a g e ，高速集成電路的硬件描述語言) ，兩者 都是用于邏輯設計的硬件描述語言，并且都已成為i e e e 標準。v e r i l o gh d l 和v h d l 作為描述硬件電路設計的語言，其共同特點在于：能形式化地抽象表示電路的行為和結(jié) 構(gòu)；支持邏輯設計中層次與范圍的描述；可借用高級語言的精巧結(jié)構(gòu)來簡化電路行為的 描述；具有電路仿真與驗證機制以保證設計的j 下確性；支持電路描述由高層到低層的綜 合轉(zhuǎn)換；硬件描述與實現(xiàn)工藝無關( 有關工藝參數(shù)可通過語言提供的屬性包括進去) ； 便于文檔管理；易于理解和設計重用。但是v e f i l o gh d l 和v h d l 又各有其自己的特點。 v e r i l o gh d l 與c 語言較為類似，語法比較靈活，便于初學者上手，門級描述方面更強， 因而v e x i l o gh d l 擁有更廣泛的設計群體，成熟的資源也遠比v h d l 豐富；而v h d l 發(fā)展較早，語法較為嚴謹，書寫比較繁瑣，系統(tǒng)級描述能力更為強大。目前，國內(nèi)大多 設計公司使用v e r i l o gh d l 6 1 。其實學什么語言并不重要，重要的是設計思想，關鍵還是 要掌握數(shù)字邏輯電路基礎知識。 一般將使用h d l 編寫、通過功能驗證并且可綜合的代碼稱為軟核，其中不含任何 具體的物理信息，與工藝無關，可移植性、復用性強，具有很大的靈活性。用戶可以使 用軟核綜合出正確的門級網(wǎng)表，并進行后續(xù)的結(jié)構(gòu)設計。硬核是基于半導體工藝的物理 設計，已有固定的拓撲布局和具體工藝，并已經(jīng)通過工藝驗證，具有可靠的性能。其形 式一般是電路物理結(jié)構(gòu)掩膜版圖和全靠工藝文件。固核的設計程度則介于軟核和硬核之 間，除了完成軟核所有的設計外，還完成了門級電路綜合和時序仿真等設計環(huán)節(jié)，一般 以門級電路網(wǎng)表的形式提供給用戶陰。 2 3 2 設計方法 現(xiàn)代集成電路制造工藝技術(shù)的改進，使得在一個芯片上集成數(shù)十萬乃至數(shù)百萬個器 件成為可能，很難設想僅由一個設計師獨立設計如此大規(guī)模的電路而不出現(xiàn)錯誤。利用 9 湖北大學碩士學位論文 層次化、結(jié)構(gòu)化的設計方法，一個完整的硬件設計任務首先由總設計師劃分為若干個相 對獨立的模塊，編制出相應的行為級模型，通過仿真加以驗證后，再把這些模塊分配給 下一層的設計師完成結(jié)構(gòu)級的設計。這就允許多個設計者同時設計一個硬件系統(tǒng)，大大 縮短開發(fā)時間，加快上市速度。 將層次建模的概念與v e r i l o g 聯(lián)系起來。v e r i l o g 使用模塊( m o d u l e ) 的概念來代表 一個基本的功能塊，一個模塊可以是一個元件，也可以是低層次模塊的組合。通常使用 元件構(gòu)建在設計中多個地方使用的功能塊，以便進行代碼重用。模塊可以通過輸入輸出 接口被更高層次的模塊調(diào)用，但隱藏了內(nèi)部的實現(xiàn)細節(jié)，設計者可以方便地對某個模塊 進行修改，而不影響設計的其他部分【6 】。 層次化設計要注意以下幾點：結(jié)構(gòu)劃分的層次不易太多，一般3 至5 層適宜。所有 的輸入輸出信號都在頂層模塊中描述，頂層模塊僅包含對所有模塊的組織和調(diào)用，不完 成復雜的邏輯功能。子模塊之間也有接口，不建立子模塊之間跨層次的接口。將存儲器 邏輯劃分成一個獨立的模塊。同一模塊內(nèi)只用一個時鐘源。另外要注意將相關的邏輯或 可以復用的邏輯劃分在同一模塊內(nèi)，可以在最大程度上復用資源，減少面積，也利用綜 合工具優(yōu)化某個具體功能的時序關鍵路徑。 圖2 2 層次化設計 f i 薩一2h i e r a r c h i c a ld e s i g n 任何符合h d l 語法標準的代碼都是對硬件行為的一種描述，但不一定是可直接對 1 0 第2 章硬件描述語言與f p g a 設計簡介 應成電路的設計信息。行為功能描述可以基于不同的層次，如系統(tǒng)級、算法級、寄存器 傳輸級、門級等。以目前大多數(shù)集成電路e d a 工具的綜合能力來看，只能保證寄存器 傳輸級或更低層次的語言描述是可綜合的。有些代碼寫起來簡單，實現(xiàn)起來卻可能非常 復雜，或者幾乎不可能實現(xiàn)。例如想要實現(xiàn)兩個變量相除的運算，若在代碼中寫下 c = a b ，會發(fā)現(xiàn)e d a 工具只有在前仿真中能正確執(zhí)行這句代碼，但幾乎任何工具都不 能將其綜合成硬件。另一個常見錯誤是編寫如下的代碼：a l w a y s ( p o s e d g ec l ko r n e g e d g ec l k ) ，設計者的意圖是要在d 觸發(fā)器的時鐘上升沿和下降沿同時對數(shù)據(jù)采樣。 這樣的語句使用仿真工具m o d e l s i m 編譯可以通過，甚至功能仿真的波形也正確，但是 綜合時軟件報錯，因為現(xiàn)實中還沒有這樣的d 觸發(fā)器。 h d l 是硬件描述語言，而不是硬件設計語言。在編寫代碼的時候，要做到心中有電 路，并且注意實際工作中經(jīng)驗的積累，才能編寫出高質(zhì)量、可綜合的代碼。一般來說， r t l 級描述中所有的邏輯運算和加減法運算、以及它們的有限次組合，基本上是可綜合 的。而以下語句是不可綜合的：i n i t i a l 語句、帶有延時的描述、循環(huán)次數(shù)不確定的循環(huán) 語句f o r e v e r 、w h i l e 以及用戶自定義原語等，在設計可綜合模塊時應避免使用這些行為 級語句。 2 4 基于f p g a 的設計方法 隨著微電子設計技術(shù)、開發(fā)工具與半導體工藝的迅速發(fā)展，數(shù)字集成電路在短短五 六十年間從電子管、晶體管、中小規(guī)模集成電路、超大規(guī)模集成電路( v l s i ，v e r yl a r g e s c a l ei n t e g r a t e dc i r c u i t ) 逐步發(fā)展到今天的專用集成電路a s i c 。a s i c 的出現(xiàn)降低了產(chǎn) 品的生產(chǎn)成本，提高了系統(tǒng)的可靠性，縮小了設計的物理尺寸，推動了社會的數(shù)字化進 程。但是a s i c 設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。硬件 工程師希望有一種更靈活的設計方法，根據(jù)需要在實驗室就能設計更大規(guī)模數(shù)字邏輯， 研制自己的a