微電子封裝論文.doc

微電子封裝工藝的發(fā)展摘要：本文介紹微電子封裝技術(shù)的發(fā)展過程和趨勢(shì)，同時(shí)介紹了各個(gè)時(shí)期不同種類的封裝技術(shù)，也做了對(duì)現(xiàn)在國(guó)內(nèi)對(duì)于微電子封裝技術(shù)不足的分析和對(duì)發(fā)展前景的展望和構(gòu)想。關(guān)鍵字：為電子封裝 發(fā)展趨勢(shì) 優(yōu)點(diǎn)一、封裝技術(shù)的發(fā)展從80年代中后期，開始電子產(chǎn)品正朝著便攜式、小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展，這種市場(chǎng)需求對(duì)電路組裝技術(shù)提出了相應(yīng)的要求，單位體積信息的提高(高密度)和單位時(shí)間處理速度的提高(高速化)成為促進(jìn)微電子封裝技術(shù)發(fā)展的重要因素。1.1 片式元件：小型化、高性能片式元件是應(yīng)用最早、產(chǎn)量最大的表面組裝元件。它主要有以厚薄膜工藝制造的片式電阻器和以多層厚膜共燒工藝制造的片式獨(dú)石電容器，這是開發(fā)和應(yīng)用最早和最廣泛的片式元件。隨著工業(yè)和消費(fèi)類電子產(chǎn)品市場(chǎng)對(duì)電子設(shè)備小型化、高性能、高可靠性、安全性和電磁兼容性的需求，對(duì)電子電路性能不斷地提出新的要求，片式元件進(jìn)一步向小型化、多層化、大容量化、耐高壓、集成化和高性能化方向發(fā)展。在鋁電解電容和鉭電解電容片式化后，現(xiàn)在高Q值、耐高溫、低失真的高性能MLCC已投放市場(chǎng)；介質(zhì)厚度為10um的電容器已商品化，層數(shù)高達(dá)100層之多；出現(xiàn)了片式多層壓敏和熱敏電阻，片式多層電感器，片式多層扼流線圈，片式多層變壓器和各種片式多層復(fù)合元件；在小型化方面，規(guī)格尺寸從3216212516081005發(fā)展，目前最新出現(xiàn)的是0603(長(zhǎng)0.6mm，寬0.3mm)，體積縮小為原來(lái)的0.88%。集成化是片式元件未來(lái)的另一個(gè)發(fā)展趨勢(shì)，它能減少組裝焊點(diǎn)數(shù)目和提高組裝密度，集成化的元件可使Si效率(芯片面積/基板面積)達(dá)到80%以上，并能有效地提高電路性能。由于不在電路板上安裝大量的分立元件，從而可極大地解決焊點(diǎn)失效引起的問題。1.2 芯片封裝技術(shù)：追隨IC的發(fā)展而發(fā)展數(shù)十年來(lái)，芯片封裝技術(shù)一直追隨著IC的發(fā)展而發(fā)展，一代IC就有相應(yīng)一代的封裝技術(shù)相配合，而SMT的發(fā)展，更加促進(jìn)芯片封裝技術(shù)不斷達(dá)到新的水平。六七十年代的中、小規(guī)模IC，曾大量使用TO型封裝，后來(lái)又開發(fā)出DIP、PDIP，并成為這個(gè)時(shí)期的主導(dǎo)產(chǎn)品形式。八十年代出現(xiàn)了SMT，相應(yīng)的IC封裝形式開發(fā)出適于表面貼裝短引線或無(wú)引線的LCCC、PLCC、SOP等結(jié)構(gòu)。在此基礎(chǔ)上，經(jīng)十多年研制開發(fā)的QFP不但解決了LSI的封裝問題，而且適于使用SMT在PCB或其他基板上表面貼裝，使QFP終于成為SMT主導(dǎo)電子產(chǎn)品并延續(xù)至今。為了適應(yīng)電路組裝密度的進(jìn)一步提高，QFP的引腳間距目前已從1.27mm發(fā)展到了0.3mm 。由于引腳間距不斷縮小，I/O數(shù)不斷增加，封裝體積也不斷加大，給電路組裝生產(chǎn)帶來(lái)了許多困難，導(dǎo)致成品率下降和組裝成本的提高。另一方面由于受器件引腳框架加工精度等制造技術(shù)的限制0.3mm已是QFP引腳間距的極限，這都限制了組裝密度的提高。于是一種先進(jìn)的芯片封裝BGA(Ball Grid Array)應(yīng)運(yùn)而生，BGA是球柵陣列的英文縮寫，它的I/O端子以圓形或柱狀焊點(diǎn)按陣列形式分布在封裝下面，引線間距大，引線長(zhǎng)度短。BGA技術(shù)的優(yōu)點(diǎn)是可增加I/O數(shù)和間距，消除QFP技術(shù)的高I/O數(shù)帶來(lái)的生產(chǎn)成本和可靠性問題。BGA的興起和發(fā)展盡管解決了QFP面臨的困難，但它仍然不能滿足電子產(chǎn)品向更加小型、更多功能、更高可靠性對(duì)電路組件的要求，也不能滿足硅集成技術(shù)發(fā)展對(duì)進(jìn)一步提高封裝效率和進(jìn)一步接近芯片本征傳輸速率的要求，所以更新的封裝CSP(Chip Size Package)又出現(xiàn)了，它的英文含義是封裝尺寸與裸芯片相同或封裝尺寸比裸芯片稍大。日本電子工業(yè)協(xié)會(huì)對(duì)CSP規(guī)定是芯片面積與封裝尺寸面積之比大于80%。CSP與BGA結(jié)構(gòu)基本一樣，只是錫球直徑和球中心距縮小了、更薄了，這樣在相同封裝尺寸時(shí)可有更多的I/O數(shù)，使組裝密度進(jìn)一步提高，可以說(shuō)CSP是縮小了的BGA。CSP之所以受到極大關(guān)注，是由于它提供了比BGA更高的組裝密度，而比采用倒裝片的板極組裝密度低。但是它的組裝工藝卻不像倒裝片那么復(fù)雜，沒有倒裝片的裸芯片處理問題，基本上與SMT的組裝工藝相一致，并且可以像SMT那樣進(jìn)行預(yù)測(cè)和返工。正是由于這些無(wú)法比擬的優(yōu)點(diǎn)，才使CSP得以迅速發(fā)展并進(jìn)入實(shí)用化階段。目前日本有多家公司生產(chǎn)CSP，而且正越來(lái)越多地應(yīng)用于移動(dòng)電話、數(shù)碼錄像機(jī)、筆記本電腦等產(chǎn)品上。從CSP近幾年的發(fā)展趨勢(shì)來(lái)看，CSP將取代QFP成為高I/O端子IC封裝的主流。為了最終接近IC本征傳輸速度，滿足更高密度、更高功能和高可靠性的電路組裝的要求，還必須發(fā)展裸芯片(Bare chip)技術(shù)。裸芯片技術(shù)有兩種主要形式：一種是COB技術(shù)，另一種是倒裝片技術(shù)(Flipchip) 。COB技術(shù)用COB技術(shù)封裝的裸芯片是芯片主體和I/O端子在晶體上方，在焊接時(shí)將此裸芯片用導(dǎo)電/導(dǎo)熱膠粘接在PCB上，凝固后，用 Bonder 機(jī)將金屬絲(Al或Au)在超聲、熱壓的作用下，分別連接在芯片的I/O端子焊區(qū)和PCB相對(duì)應(yīng)的焊盤上，測(cè)試合格后，再封上樹脂膠。與其它封裝技術(shù)相比，COB技術(shù)有以下優(yōu)點(diǎn)：價(jià)格低廉；節(jié)約空間；工藝成熟。COB技術(shù)也存在不足，即需要另配焊接機(jī)及封裝機(jī)，有時(shí)速度跟不上；PCB貼片對(duì)環(huán)境要求更為嚴(yán)格；無(wú)法維修等。Flip chip 技術(shù)Flipchip，又稱為倒裝片，與COB相比，芯片結(jié)構(gòu)和I/O端(錫球)方向朝下，由于I/O引出端分布于整個(gè)芯片表面，故在封裝密度和處理速度上Flip chip已達(dá)到頂峰，特別是它可以采用類似SMT技術(shù)的手段來(lái)加工，故是芯片封裝技術(shù)及高密度安裝的最終方向。90年代，該技術(shù)已在多種行業(yè)的電子產(chǎn)品中加以推廣，特別是用于便攜式的通信設(shè)備中。裸芯片技術(shù)是當(dāng)今最先進(jìn)的微電子封裝技術(shù)。隨著電子產(chǎn)品體積的進(jìn)一步縮小，裸芯片的應(yīng)用將會(huì)越來(lái)越廣泛。從1997年以來(lái)裸芯片的年增長(zhǎng)率已達(dá)到30%之多，發(fā)展較為迅速的裸芯片應(yīng)用包括計(jì)算機(jī)的相關(guān)部件，如微處理器、高速內(nèi)存和硬盤驅(qū)動(dòng)器等。除此之外，一些便攜式設(shè)備，如電話機(jī)和傳呼機(jī)，也可望于近期大量使用這一先進(jìn)的半導(dǎo)體封裝技術(shù)。最終所有的消費(fèi)電子產(chǎn)品由于對(duì)高性能的要求和小型化的發(fā)展趨勢(shì)，也將大量使用裸芯片技術(shù)。元器件的縮小則可以大大推進(jìn)電子產(chǎn)品體積的縮小，以移動(dòng)電話為例，90年代重220g，而現(xiàn)在最輕的已達(dá)57克，可以很容易地放進(jìn)上衣口袋里。1.3 微組裝：新一代組裝技術(shù)微組裝技術(shù)是90年代以來(lái)在半導(dǎo)體集成電路技術(shù)、混合集成電路技術(shù)和表面組裝技術(shù)(SMT)的基礎(chǔ)上發(fā)展起來(lái)的新一代電子組裝技術(shù)。微組裝技術(shù)是在高密度多層互連基板上，采用微焊接和封裝工藝組裝各種微型化片式元器件和半導(dǎo)體集成電路芯片，形成高密度、高速度、高可靠的三維立體機(jī)構(gòu)的高級(jí)微電子組件的技術(shù)。多芯片組件(MCM)就是當(dāng)前微組裝技術(shù)的代表產(chǎn)品。它將多個(gè)集成電路芯片和其他片式元器件組裝在一塊高密度多層互連基板上，然后封裝在外殼內(nèi)，是電路組件功能實(shí)現(xiàn)系統(tǒng)級(jí)的基礎(chǔ)。MCM采用DCA(裸芯片直接安裝技術(shù))或CSP，使電路圖形線寬達(dá)到幾微米到幾十微米的等級(jí)。在MCM的基礎(chǔ)上設(shè)計(jì)與外部電路連接的扁平引線，間距為0.5mm，把幾塊MCM借助SMT組裝在普通的PCB上就實(shí)現(xiàn)了系統(tǒng)或系統(tǒng)的功能。當(dāng)前MCM已發(fā)展到疊裝的三維電子封裝(3D)，即在二維X、Y平面電子封裝(2D)MCM基礎(chǔ)上，向Z方向，即空間發(fā)展的高密度電子封裝技術(shù)，實(shí)現(xiàn)3D，不但使電子產(chǎn)品密度更高，也使其功能更多，傳輸速度更快，性能更好，可靠性更好，而電子系統(tǒng)相對(duì)成本卻更低。對(duì)MCM發(fā)展影響最大的莫過于IC芯片。因?yàn)镸CM高成品率要求各類IC芯片都是良好的芯片(KGD)，而裸芯片無(wú)論是生產(chǎn)廠家還是使用者都難以全面測(cè)試?yán)匣Y選，給組裝MCM帶來(lái)了不確定因素。CSP的出現(xiàn)解決了KGD問題，CSP不但具有裸芯片的優(yōu)點(diǎn)，還可像普通芯片一樣進(jìn)行測(cè)試?yán)匣Y選，使MCM的成品率才有保證，大大促進(jìn)了MCM的發(fā)展和推廣應(yīng)用。二、封裝技術(shù)種類自二十世紀(jì)幾十年代以來(lái)迅速發(fā)展的新型微電子封裝技術(shù)，包括寒秋陣列封裝（BGA）、芯片尺寸封裝（CSP）、原片級(jí)封裝（WLP）、三位封裝（3D）和系統(tǒng)封裝（SIP）等項(xiàng)技術(shù)。2.1焊球陣列封裝(BGA)陣列封裝(BGA)是世界上九十年代初發(fā)展起來(lái)的一種新型封裝。這種BGA的突出的優(yōu)點(diǎn)：電性能更好：BGA用焊球代替引線，引出路徑短，減少了引腳延遲、電阻、電容和電感;封裝密度更高;由于焊球是整個(gè)平面排列，因此對(duì)于同樣面積，引腳數(shù)更高。例如邊長(zhǎng)為31mm的BGA，當(dāng)焊球節(jié)距為1mm時(shí)有900只引腳，相比之下，邊長(zhǎng)為32mm，引腳節(jié)距為0.5mm的QFP只有208只引腳;BGA的節(jié)距為1.5mm、1.27mm、1.0mm、0.8mm、0.65mm和0.5mm，與現(xiàn)有的表面安裝工藝和設(shè)備完全相容，安裝更可靠;由于焊料熔化時(shí)的表面張力具有自對(duì)準(zhǔn)效應(yīng)，避免了傳統(tǒng)封裝引線變形的損失，大大提高了組裝成品率;BGA引腳牢固，轉(zhuǎn)運(yùn)方便;焊球引出形式同樣適用于多芯片組件和系統(tǒng)封裝。因此，BGA得到爆炸性的發(fā)展。BGA因基板材料不同而有塑料焊球陣列封裝(PBGA)，陶瓷焊球陣列封裝(CBGA)，載帶焊球陣列封裝(TBGA)，帶散熱器焊球陣列封裝(EBGA)，金屬焊球陣列封裝(MBGA)，還有倒裝芯片焊球陣列封裝(FCBGA。PQFP可應(yīng)用于表面安裝，這是它的主要優(yōu)點(diǎn)。但是當(dāng)PQFP的引線節(jié)距達(dá)到0.5mm時(shí)，它的組裝技術(shù)的復(fù)雜性將會(huì)增加。所以PQFP一般用于較低引線數(shù)(208條)和較小的封裝休尺寸(28mm見方)。因此，在引線數(shù)大于200條以上和封裝體尺寸超過28mm見方的應(yīng)用中，BGA封裝取代PQFP是必然的。在以上幾類BGA封裝中，F(xiàn)CBGA最有希望成為發(fā)展最快的BGA封裝，我們不妨以它為例，敘述BGA的工藝技術(shù)和材料。FCBGA除了具有BGA的所有優(yōu)點(diǎn)以外，還具有：熱性能優(yōu)良，芯片背面可安裝散熱器;可靠性高，由于芯片下填料的作用，使FCBGA抗疲勞壽命大大增強(qiáng);可返修性強(qiáng)。FCBGA所涉及的關(guān)鍵技術(shù)包括芯片凸點(diǎn)制作技術(shù)、倒裝芯片焊接技術(shù)、多層印制板制作技術(shù)(包括多層陶瓷基板和BT樹脂基板)、芯片底部填充技術(shù)、焊球附接技術(shù)、散熱板附接技術(shù)等。它所涉及的封裝材料主要包括以下幾類。凸點(diǎn)材料：Au、PbSn和AuSn等;凸點(diǎn)下金屬化材料：Al/Niv/Cu、Ti/Ni/Cu或Ti/W/Au;焊接材料：PbSn焊料、無(wú)鉛焊料;多層基板材料：高溫共燒陶瓷基板(HTCC)、低溫共燒陶瓷基板(LTCC)、BT樹脂基板;底部填充材料：液態(tài)樹脂;導(dǎo)熱膠：硅樹脂;散熱板：銅。目前，國(guó)際上FCBGA的典型系列示于表1。2.2 芯片尺寸封裝(CSP)芯片尺寸封裝(CSP)和BGA是同一時(shí)代的產(chǎn)物，是整機(jī)小型化、便攜化的結(jié)果。美國(guó)JEDEC給CSP的定義是：LSI芯片封裝面積小于或等于LSI芯片面積120%的封裝稱為CSP。由于許多CSP采用BGA的形式，所以最近兩年封裝界權(quán)威人士認(rèn)為，焊球節(jié)距大于等于lmm的為BGA，小于lmm的為CSP。由于CSP具有更突出的優(yōu)點(diǎn)：近似芯片尺寸的超小型封裝;保護(hù)裸芯片;電、熱性優(yōu)良;封裝密度高;便于測(cè)試和老化;便于焊接、安裝和修整更換。因此，九十年代中期得到大跨度的發(fā)展，每年增長(zhǎng)一倍左右。由于CSP正在處于蓬勃發(fā)展階段，因此，它的種類有限多。如剛性基板CSP、柔性基板CSP、引線框架型CSP、微小模塑型CSP、焊區(qū)陣列CSP、微型BGA、凸點(diǎn)芯片載體(BCC)、QFN型CSP、芯片迭層型CSP和圓片級(jí)CSP(WLCSP)等。CSP的引腳節(jié)距一般在1.0mm以下，有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm和0.25mm等。表2示出了CSP系列。一般地CSP，都是將圓片切割成單個(gè)IC芯片后再實(shí)施后道封裝的，而WLCSP則不同，它的全部或大部分工藝步驟是在已完成前工序的硅圓片上完成的，最后將圓片直接切割成分離的獨(dú)立器件。所以這種封裝也稱作圓片級(jí)封裝(WLP) 。因此，除了CSP的共同優(yōu)點(diǎn)外，它還具有獨(dú)特的優(yōu)點(diǎn)：封裝加工效率高，可以多個(gè)圓片同時(shí)加工;具有倒裝芯片封裝的優(yōu)點(diǎn)，即輕、薄、短、小;與前工序相比，只是增加了引腳重新布線(RDL)和凸點(diǎn)制作兩個(gè)工序，其余全部是傳統(tǒng)工藝;減少了傳統(tǒng)封裝中的多次測(cè)試。因此世界上各大型IC封裝公司紛紛投入這類WLCSP的研究、開發(fā)和生產(chǎn)。WLCSP的不足是目前引腳數(shù)較低，還沒有標(biāo)準(zhǔn)化和成本較高。圖4示出了WLCSP的外形圖。圖5示出了這種WLCSP的工藝流程。WLCSP所涉及的關(guān)鍵技術(shù)除了前工序所必須的金屬淀積技術(shù)、光刻技術(shù)、蝕刻技術(shù)等以外，還包括重新布線(RDL)技術(shù)和凸點(diǎn)制作技術(shù)。通常芯片上的引出端焊盤是排到在管芯周邊的方形鋁層，為了使WLP適應(yīng)了SMT二級(jí)封裝較寬的焊盤節(jié)距，需將這些焊盤重新分布，使這些焊盤由芯片周邊排列改為芯片有源面上陣列排布，這就需要重新布線(RDL)技術(shù)。另外將方形鋁焊盤改為易于與焊料粘接的圓形銅焊盤，重新布線中濺射的凸點(diǎn)下金屬(UBM)如Ti-Cu-Ni中的Cu應(yīng)有足夠的厚度(如數(shù)百微米)，以便使焊料凸點(diǎn)連接時(shí)有足夠的強(qiáng)度，也可以用電鍍加厚Cu層。焊料凸點(diǎn)制作技術(shù)可采用電鍍法、化學(xué)鍍法、蒸發(fā)法、置球法和焊膏印刷法。目前仍以電鍍法最為廣泛，其次是焊膏印刷法。重新布線中UBM材料為Al/Niv/Cu、T1/Cu/Ni或Ti/W/Au。所用的介質(zhì)材料為光敏BCB(苯并環(huán)丁烯)或PI(聚酰亞胺)凸點(diǎn)材料有Au、PbSn、AuSn、In等。2.3 3D封裝3D封裝主要有三種類型，即埋置型3D封裝，當(dāng)前主要有三種途徑：一種是在各類基板內(nèi)或多層布線介質(zhì)層中埋置R、C或IC等元器件，最上層再貼裝SMC和SMD來(lái)實(shí)現(xiàn)立體封裝，這種結(jié)構(gòu)稱為埋置型3D封裝;第二種是在硅圓片規(guī)模集成(WSl)后的有源基板上再實(shí)行多層布線，最上層再貼裝SMC和SMD，從而構(gòu)成立體封裝，這種結(jié)構(gòu)稱為有源基板型3D封裝;第三種是在2D封裝的基礎(chǔ)上，把多個(gè)裸芯片、封裝芯片、多芯片組件甚至圓片進(jìn)行疊層互連，構(gòu)成立體封裝，這種結(jié)構(gòu)稱作疊層型3D封裝。在這些3D封裝類型中，發(fā)展最快的是疊層裸芯片封裝。原因有兩個(gè)。一是巨大的手機(jī)和其它消費(fèi)類產(chǎn)品市場(chǎng)的驅(qū)動(dòng)，要求在增加功能的同時(shí)減薄封裝厚度。二是它所用的工藝基本上與傳統(tǒng)的工藝相容，經(jīng)過改進(jìn)很快能批量生產(chǎn)并投入市場(chǎng)。據(jù)Prismarks預(yù)測(cè)，世界的手機(jī)銷售量將從2001年的393M增加到2006年的785M1140M。年增長(zhǎng)率達(dá)到1524%。因此在這個(gè)基礎(chǔ)上估計(jì)，疊層裸芯片封裝從目前到2006年將以5060%的速度增長(zhǎng)。圖6示出了疊層裸芯片封裝的外形。它的目前水平和發(fā)展趨勢(shì)示于表3。疊層裸芯片封裝有兩種疊層方式，一種是金字塔式，從底層向上裸芯片尺寸越來(lái)越小;另一種是懸梁式，疊層的芯片尺寸一樣大。應(yīng)用于手機(jī)的初期，疊層裸芯片封裝主要是把FlashMemory和SRAM疊在一起，目前已能把FlashMemory、DRAM、邏輯IC和模擬IC等疊在一起。疊層裸芯片封裝所涉及的關(guān)鍵技術(shù)有如下幾個(gè)。圓片減薄技術(shù)，由于手機(jī)等產(chǎn)品要求封裝厚度越來(lái)越薄，目前封裝厚度要求在1.2mm以下甚至1.0mm。而疊層芯片數(shù)又不斷增加，因此要求芯片必須減薄。圓片減薄的方法有機(jī)械研磨、化學(xué)刻蝕或ADP(Atmosphere DownstreamPlasma)。機(jī)械研磨減薄一般在150m左右。而用等離子刻蝕方法可達(dá)到100m，對(duì)于75-50m的減薄正在研發(fā)中;低弧度鍵合，因?yàn)樾酒穸刃∮?50m，所以鍵合弧度高必須小于150m。目前采用25m金絲的正常鍵合弧高為125m，而用反向引線鍵合優(yōu)化工藝后可以達(dá)到75m以下的弧高。與此同時(shí)，反向引線鍵合技術(shù)要增加一個(gè)打彎工藝以保證不同鍵合層的間隙;懸梁上的引線鍵合技術(shù)，懸梁越長(zhǎng)，鍵合時(shí)芯片變形越大，必須優(yōu)化設(shè)計(jì)和工藝;圓片凸點(diǎn)制作技術(shù);鍵合引線無(wú)擺動(dòng)(NOSWEEP)模塑技術(shù)。由于鍵合引線密度更高，長(zhǎng)度更長(zhǎng)，形狀更復(fù)雜，增加了短路的可能性。使用低粘度的模塑料和降低模塑料的轉(zhuǎn)移速度有助于減小鍵合引線的擺動(dòng)。目前已發(fā)明了鍵合引線無(wú)擺動(dòng)(NOSWEEP)模塑技術(shù)。2.4系統(tǒng)封裝(SIP)實(shí)現(xiàn)電子整機(jī)系統(tǒng)的功能，通常有兩個(gè)途徑。一種是系統(tǒng)級(jí)芯片(Systemon Chip)，簡(jiǎn)稱SOC。即在單一的芯片上實(shí)現(xiàn)電子整機(jī)系統(tǒng)的功能;另一種是系統(tǒng)級(jí)封裝(SysteminPackage)，簡(jiǎn)稱SIP。即通過封裝來(lái)實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。從學(xué)術(shù)上講，這是兩條技術(shù)路線，就象單片集成電路和混合集成電路一樣，各有各的優(yōu)勢(shì)，各有各的應(yīng)用市場(chǎng)。在技術(shù)上和應(yīng)用上都是相互補(bǔ)充的關(guān)系，作者認(rèn)為，SOC應(yīng)主要用于應(yīng)用周期較長(zhǎng)的高性能產(chǎn)品，而SIP主要用于應(yīng)用周期較短的消費(fèi)類產(chǎn)品。SIP是使用成熟的組裝和互連技術(shù)，把各種集成電路如CMOS電路、GaAs電路、SiGe電路或者光電子器件、MEMS器件以及各類無(wú)源元件如電容、電感等集成到一個(gè)封裝體內(nèi)，實(shí)現(xiàn)整機(jī)系統(tǒng)的功能。主要的優(yōu)點(diǎn)包括：采用現(xiàn)有商用元器件，制造成本較低;產(chǎn)品進(jìn)入市場(chǎng)的周期短;無(wú)論設(shè)計(jì)和工藝，有較大的靈活性;把不同類型的電路和元件集成在一起，相對(duì)容易實(shí)現(xiàn)。美國(guó)佐治亞理工學(xué)院PRC研究開發(fā)的單級(jí)集成模塊(SingleIntegrated Module)簡(jiǎn)稱SLIM，就是SIP的典型代表，該項(xiàng)目完成后，在封裝效率、性能和可靠性方面提高10倍，尺寸和成本較大下降。到2010年預(yù)期達(dá)到的目標(biāo)包括布線密度達(dá)到6000cm/cm2;熱密度達(dá)到100W/cm2;元件密度達(dá)到5000/cm2;I/O密度達(dá)到3000/cm2。盡管SIP還是一種新技術(shù)，目前尚不成熟，但仍然是一個(gè)有發(fā)展前景的技術(shù)，尤其在中國(guó)，可能是一個(gè)發(fā)展整機(jī)系統(tǒng)的捷徑三、國(guó)內(nèi)外比較我國(guó)封裝技術(shù)與國(guó)外封裝技術(shù)的差距所在（1）封裝技術(shù)人才嚴(yán)重短缺、缺少制程式改善工具的培訓(xùn)及持續(xù)提高培訓(xùn)的經(jīng)費(fèi)及手段。（2）先進(jìn)的封裝設(shè)備、封裝材料及其產(chǎn)業(yè)鏈滯后，配套不拿且質(zhì)量不穩(wěn)定。(3)封裝技術(shù)研發(fā)能力不足，生產(chǎn)工藝程序設(shè)計(jì)不周傘，可操作性差，執(zhí)行能力弱。(4)封裝設(shè)備維護(hù)保養(yǎng)能力欠偉，缺少有經(jīng)驗(yàn)的維修工程師，且可靠性實(shí)驗(yàn)設(shè)備不齊全，失效分析(FA)能力不足。(5)國(guó)內(nèi)封裝企業(yè)除個(gè)別企業(yè)外，普遍規(guī)模較小，從事低端產(chǎn)品生產(chǎn)的居多，可持續(xù)發(fā)展能力低，缺乏向高檔發(fā)展的技術(shù)和資金。(6)缺少團(tuán)隊(duì)精神，缺乏流程整合、持續(xù)改善、精細(xì)管理的精神，缺少現(xiàn)代企業(yè)管理的機(jī)制和理念。四、思考和建議先進(jìn)封裝在推動(dòng)更高性能、更低功耗、更低成本和更小形狀因子的產(chǎn)品上發(fā)揮著至關(guān)重要的作用。在芯片-封裝協(xié)同設(shè)計(jì)以及為滿足各種可靠性要求而使用具成本效益