EDA 在QuartusII中用原理輸入法設(shè)計(jì)4位加法器.doc

專(zhuān)業(yè)班級(jí)： 學(xué)號(hào)： 姓名： EDA 技 術(shù) 實(shí) 驗(yàn) 報(bào) 告實(shí)驗(yàn)項(xiàng)目名稱(chēng)：在QuartusII中用原理輸入法設(shè)計(jì)4位加法器 實(shí)驗(yàn)日期： 2012.05.14 實(shí)驗(yàn)成績(jī)： 實(shí)驗(yàn)評(píng)定標(biāo)準(zhǔn)：1）實(shí)驗(yàn)程序是否正確A（ ）B（ ）C（ ）2）實(shí)驗(yàn)仿真、結(jié)果及分析是否合理A（ ）B（ ）C（ ）3）實(shí)驗(yàn)報(bào)告是否按照規(guī)定格式A（ ）B（ ）C（ ）一、 實(shí)驗(yàn)?zāi)康?.熟悉利用Quartus II的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單組合電路，掌握層次化設(shè)計(jì)的方法，并通過(guò)一個(gè)4位全加器的設(shè)計(jì)把握利用EDA軟件進(jìn)行原理圖輸入方式的電子線路設(shè)計(jì)的詳細(xì)流程。 二、 實(shí)驗(yàn)原理： 一個(gè)4位全加器可以由4個(gè)1位全加器構(gòu)成，加法器間的進(jìn)位可以串行方式實(shí)現(xiàn)，及將低位加法器的進(jìn)位輸出cout與相鄰的高位加法器的最低輸入信號(hào)cin相接（串行進(jìn)位加法器）三、 實(shí)驗(yàn)器材 QuartusII軟件，ACEX1K系列EP1K30TC等。四、 實(shí)驗(yàn)內(nèi)容（實(shí)驗(yàn)過(guò)程） 實(shí)驗(yàn)內(nèi)容1：按照附錄四介紹的方法與流程，完成半加器和全加器的設(shè)計(jì)，包括原理圖，編譯，綜合，適配，仿真，實(shí)驗(yàn)板上的硬件測(cè)試，并將此全加器電路設(shè)置成一個(gè)硬件符號(hào)入庫(kù)。A 打開(kāi)Quantus2軟件，選擇 new project wizard 新建項(xiàng)目。B 在該項(xiàng)目下新建圖形文件（block diagram/schematic file），如圖調(diào)出門(mén)電路連接成半加器。C 進(jìn)行編譯和仿真。記錄實(shí)驗(yàn)結(jié)果。仿真前要新建波形文件，file new。彈出的對(duì)話框選擇other files選項(xiàng)卡面的vector waveform file。 在新建的波形文件左邊空白欄點(diǎn)擊鼠標(biāo)右鍵，選擇insert insert node or bus.在出現(xiàn)的對(duì)話框中直接點(diǎn)擊node finder。之后，在出現(xiàn)的對(duì)話框中選擇list ，當(dāng)坐標(biāo)的node find欄中出現(xiàn)設(shè)計(jì)文件的輸入輸出端口后，再點(diǎn)擊“”加入右邊“selected nodes”欄中，然后就ok。D把該半加器生成符號(hào)，以備下一環(huán)節(jié)的全加器使用，選擇files create。E在該項(xiàng)目下新建一個(gè)圖形文件，調(diào)入2個(gè)半加器符號(hào)，建立全加器的原理圖。對(duì)照書(shū)上圖形，否則始終編譯的是前面的半加器（任何包括多個(gè)文件的項(xiàng)目，都對(duì)頂層文件進(jìn)行編譯，要編譯哪個(gè)文件就要把相應(yīng)的文件設(shè)為頂層文件）。方法：選擇project set as top-level entity。G仿真，方法如前，記得保存波形文件為項(xiàng)目文件（也就是會(huì)覆蓋前面半加器的波形文件，所以先把半加器的波形文件用全拼拷貝的形式保存成word文檔）。實(shí)驗(yàn)內(nèi)容2：建立一個(gè)更高層次的原理圖設(shè)計(jì)，利用實(shí)驗(yàn)一獲得的1位全加器構(gòu)成4位全加器。注意總線連接方式必須對(duì)連線命名，方式是單擊要命名的連線，出現(xiàn)光標(biāo)后直接輸入連線的名字。并完成編譯、綜合、適配、仿真和硬件測(cè)試。選擇電路模式1；鍵入4位加數(shù)，鍵2輸入4位被加數(shù)；可以由鍵8來(lái)控制最低位的進(jìn)位；發(fā)光管D4D1顯示加和；D8顯示進(jìn)位count。重點(diǎn)是在實(shí)驗(yàn)1的基礎(chǔ)上完成實(shí)驗(yàn)2. 五、 實(shí)驗(yàn)程序 無(wú)六、 實(shí)驗(yàn)仿真、結(jié)果及分析、一位全加器圖 圖一、運(yùn)行后的全加器圖 （圖二、圖三） 圖二 圖三、4位全加器的原理圖： 圖四、經(jīng)過(guò)仿真后的時(shí)序圖 （圖五、圖六） 圖五 圖六、實(shí)驗(yàn)結(jié)果及分析 ： 通過(guò)實(shí)驗(yàn)，了解了一位加法器以及四位加法器的設(shè)計(jì)流程。但是由于在仿真仿真過(guò)程中會(huì)出現(xiàn)時(shí)延情況，雖然是由于實(shí)驗(yàn)器材本身產(chǎn)生的，導(dǎo)致實(shí)驗(yàn)結(jié)果可能不是那么的理想，但那也是屬于正?，F(xiàn)象。1位全機(jī)器： 通過(guò)對(duì)以上圖中建立的模型可知：在此一位加法器中，a，b 分別為輸入，即加數(shù)與被加數(shù)，而co為進(jìn)位，s為和。經(jīng)過(guò)演算，當(dāng)a=b=0 時(shí)，co 和s同 為0；從而，通過(guò)實(shí)驗(yàn)，該全加器實(shí)現(xiàn)了最初的預(yù)定功能。4位全加器： 而對(duì)于