計(jì)算機(jī)組成原理試題與答案.doc

2. （2000）10化成十六進(jìn)制數(shù)是_。A（7CD）16 B.（7D0）16 C.（7E0）16 D.（7F0）163. 下列數(shù)中最大的數(shù)是_。A（10011001）2 B.（227）8 C.（98）16 D.（152）10 4. _表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A. 原碼 B. 補(bǔ)碼 C. 反碼 D. 移碼5. 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是_。A. BCD碼 B. 16進(jìn)制 C. 格雷碼 D. ASC碼6. 下列有關(guān)運(yùn)算器的描述中，_是正確的。A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算 B. 只做加法 C.能暫時(shí)存放運(yùn)算結(jié)果 D. 既做算術(shù)運(yùn)算，又做邏輯運(yùn)算7. EPROM是指_。A. 讀寫(xiě)存儲(chǔ)器 B. 只讀存儲(chǔ)器 C. 可編程的只讀存儲(chǔ)器 D. 光擦除可編程的只讀存儲(chǔ)器8. Intel80486是32位微處理器，Pentium是_位微處理器。. 設(shè)X補(bǔ)=1.x1x2x3x4,當(dāng)滿足_時(shí)，X -1/2成立。x1必須為1，x2x3x4至少有一個(gè)為1 x1必須為1，x2x3x4任意x1必須為0，x2x3x4至少有一個(gè)為1 x1必須為0，x2x3x4任意10. CPU主要包括_。A.控制器 B.控制器、 運(yùn)算器、cache C.運(yùn)算器與主存 D.控制器、ALU與主存11. 信息只用一條傳輸線 ，且采用脈沖傳輸?shù)姆绞椒Q(chēng)為_(kāi)。A.串行傳輸 B.并行傳輸 C.并串行傳輸 D.分時(shí)傳輸12. 以下四種類(lèi)型指令中，執(zhí)行時(shí)間最長(zhǎng)的是_。A. RR型 B. RS型 C. SS型 D.程序控制指令13. 下列_屬于應(yīng)用軟件。A. 操作系統(tǒng) B. 編譯系統(tǒng) C. 連接程序 D.文本處理14. 在主存與CPU之間增加cache存儲(chǔ)器的目的是_。A. 增加內(nèi)存容量 B. 提高內(nèi)存可靠性C. 解決CPU與主存之間的速度匹配問(wèn)題 D. 增加內(nèi)存容量，同時(shí)加快存取速度15. 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用_作為存儲(chǔ)芯片。A. SRAM B. 閃速存儲(chǔ)器 C. cache D.輔助存儲(chǔ)器16. 設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，這種尋址方式的有效地址為_(kāi)。A. EA=(X)+D B. EA=(X)+(D) C.EA=(X)+D) D. EA=(X)+(D)17. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱(chēng)為_(kāi)。A. 隱含尋址 B. 立即尋址 C. 寄存器尋址 D. 直接尋址18. 下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是_。A. PPU(外圍處理機(jī))方式 B. 中斷方式 C. DMA方式 D. 通道方式19. 系統(tǒng)總線中地址線的功能是_。A. 用于選擇主存單元地址 B. 用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C. 用于選擇外存地址 D. 用于指定主存與I/O設(shè)備接口電路的地址20. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用_的時(shí)間。A. 一個(gè)指令周期 B. 一個(gè)機(jī)器周期 C. 一個(gè)時(shí)鐘周期 D. 一個(gè)存儲(chǔ)周期 11 I/O總線二. 填空題 （每空1分 ，共20分）2. 漢字的A._、B._、C._是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。4. 主存儲(chǔ)器的性能指標(biāo)主要是A._、B._、存儲(chǔ)周期與存儲(chǔ)器帶寬。5. 條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于A._類(lèi)指令，這類(lèi)指令在指令格式中所表示的地址不是B._的地址，而是C._的地址。6. 從操作數(shù)的物理位置來(lái)說(shuō)，可將指令歸結(jié)為三種類(lèi)型：存儲(chǔ)器-存儲(chǔ)器型，A._，B._。7. 運(yùn)算器的兩個(gè)主要功能是：A._，B._。8. PCI總線采用A._仲裁方式，每一個(gè)PCI設(shè)備都有獨(dú)立的總線請(qǐng)求與總線授權(quán)兩條信號(hào)線與B._相連。9. 直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì)A._的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存與B._之間進(jìn)行。三. 簡(jiǎn)答題 （每小題5分，共20分）1. 說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。2. 請(qǐng)說(shuō)明指令周期、機(jī)器周期、時(shí)鐘周期之間的關(guān)系。 3. 請(qǐng)說(shuō)明SRAM的組成結(jié)構(gòu)，與SRAM相比，DRAM在電路組成上有什么不同之處？4. 請(qǐng)說(shuō)明程序查詢(xún)方式與中斷方式各自的特點(diǎn)。四. 應(yīng)用題 （每小題5分，共40分） 1. 機(jī)器數(shù)字長(zhǎng)為8位（含1位符號(hào)位），當(dāng)X= -127 （十進(jìn)制）時(shí)，其對(duì)應(yīng)的二進(jìn)制表示，(X)原表示，(X)反表示，(X)補(bǔ)表示，(X)移表示分別是多少？2. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=?3. 用16k8位的SRAM芯片構(gòu)成64K16位的存儲(chǔ)器，要求畫(huà)出該存儲(chǔ)器的組成邏輯框圖。4. 提高存儲(chǔ)器速度可采用哪些措施，請(qǐng)說(shuō)出至少五種措施。5. 若機(jī)器字長(zhǎng)36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內(nèi)尋找，畫(huà)出該機(jī)器的指令格式。6. 試畫(huà)出三總線系統(tǒng)的結(jié)構(gòu)圖。專(zhuān)科生期末試卷一答案一. 選擇題1. D 2. B 3. A 4. D 5. D 6. D 7. D 8. D 9. A 10. B 11. A 12. C 13. D 14. C 15. B 16. A 17. B 18. B 19. D 20. D二. 填空題2. A.輸入編碼（或輸入碼） B.內(nèi)碼（或機(jī)內(nèi)碼） C.字模碼4. A.存儲(chǔ)容量 B.存取時(shí)間 5. A.程序控制類(lèi) B.操作數(shù) C.下一條指令6. A.寄存器寄存器型 B.寄存器存儲(chǔ)器型 7. A.算術(shù)運(yùn)算 B.邏輯運(yùn)算 8. A.集中式 B.中央仲裁器9. A.總線 B.I/O設(shè)備（或輸入輸出設(shè)備）三. 簡(jiǎn)答題1. 計(jì)算機(jī)系統(tǒng)可分為：微程序機(jī)器級(jí)，一般機(jī)器級(jí)（或稱(chēng)機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。2. 指令周期是指取出并執(zhí)行一條指令的時(shí)間，指令周期常常用若干個(gè)CPU周期數(shù)來(lái)表示，CPU周期也稱(chēng)為機(jī)器周期，而一個(gè)CPU周期又包含若干個(gè)時(shí)鐘周期（也稱(chēng)為節(jié)拍脈沖或T周期）。3. SRAM存儲(chǔ)器由存儲(chǔ)體、讀寫(xiě)電路、地址譯碼電路、控制電路組成，DRAM還需要有動(dòng)態(tài)刷新電路。4. 程序查詢(xún)方式，數(shù)據(jù)在CPU與外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制，優(yōu)點(diǎn)是硬件結(jié)構(gòu)比較簡(jiǎn)單，缺點(diǎn)是CPU效率低，中斷方式是外圍設(shè)備用來(lái)“主動(dòng)”通知CPU，準(zhǔn)備輸入輸出的一種方法，它節(jié)省了CPU時(shí)間，但硬件結(jié)構(gòu)相對(duì)復(fù)雜一些。四. 應(yīng)用題1. 二進(jìn)制表示為 -01111111 X原 = 11111111 X反 = 10000000 X補(bǔ) = 10000001 X移 = 000000012. x補(bǔ)=00.1011 x補(bǔ)=00.1011 +y補(bǔ)=11.1011 +-y補(bǔ)=00.010100.0110 01.0000 x+y=+0.0110 x-y產(chǎn)生溢出3. 存儲(chǔ)器容量為64K16位，其地址線為16位（A15A0），數(shù)據(jù)線也是16位（D15D0）SRAM芯片容量為16K8位，其地址線為14位，數(shù)據(jù)線為8位，因此組成存儲(chǔ)器時(shí)須字位同時(shí)擴(kuò)展。字?jǐn)U展采用2 ：4譯碼器，以16K為一個(gè)模塊，共4個(gè)模塊。位擴(kuò)展采用兩片串接。圖C1.1 4.措施有：采用高速器件，采用cache （高速緩沖存儲(chǔ)器），采用多體交叉存儲(chǔ)器，采用雙端口存儲(chǔ)器，加長(zhǎng)存儲(chǔ)器的字長(zhǎng)。5. 操作碼需用6位，操作數(shù)地址碼需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作碼6位D1 ：第一操作數(shù)地址，10位D2 ：第二操作數(shù)地址，10位D3 ：第三操作數(shù)地址，10位所謂存儲(chǔ)器堆棧，是把存儲(chǔ)器的一部分用作堆棧區(qū)，用SP表示堆棧指示器，MSP表示堆棧指示器指定的存儲(chǔ)器的單元，A表示通用寄存器。入棧操作可描述為（A）MSP,(SP-1)SP出棧操作可描述為（SP+1）SP,(MSP)AIOP（通道）6三總線結(jié)構(gòu)如下圖所示：系統(tǒng)總線CPU內(nèi)存內(nèi)存中線內(nèi)存總線 I/O接口I/O接口計(jì)算機(jī)組成原理期末自測(cè)試卷A一、填空題：（每空1分，共15分）1、原碼一位乘法中，符號(hào)位與數(shù)值位（ ），運(yùn)算結(jié)果的符號(hào)位等于（ ）。2、碼值80H：若表示真值0，則為（ ）碼；若表示真值128，則為（ ）碼。3、微指令格式分為（ ）型微指令與（ ）型微指令，其中，前者的并行操作能力比后者強(qiáng)。4、在多級(jí)存儲(chǔ)體系中，Cache存儲(chǔ)器的主要功能是（ ）。5、在下列常用術(shù)語(yǔ)后面，寫(xiě)出相應(yīng)的中文名稱(chēng)：VLSI( ), RISC( ), DMA( ), DRAM( )。6、為了實(shí)現(xiàn)CPU對(duì)主存儲(chǔ)器的讀寫(xiě)訪問(wèn)，它們之間的連線按功能劃分應(yīng)當(dāng)包括（ ），（ ）（ ）。7、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展與演變看，近代計(jì)算機(jī)是以（ ）為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題：（每題2分，共40分）1、寄存器間接尋址方式中，操作數(shù)處于（ ）中。A、通用寄存器 B、主存 C、程序計(jì)數(shù)器 D、堆棧2、CPU是指（ ）。A、運(yùn)算器 B、控制器C、運(yùn)算器與控制器 D、運(yùn)算器、控制器與主存3、若一臺(tái)計(jì)算機(jī)的字長(zhǎng)為2個(gè)字節(jié)，則表明該機(jī)器（ ）。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)。B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成。C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為2的16次方4、在浮點(diǎn)數(shù)編碼表示中，（ ）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù) B、尾數(shù) C、符號(hào) D、階碼5、控制器的功能是（ ）。A、產(chǎn)生時(shí)序信號(hào) B、從主存取出一條指令 C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令。6、虛擬存儲(chǔ)器可以實(shí)現(xiàn)（ ）。A、提高主存儲(chǔ)器的存取速度 B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理與調(diào)度C、提高外存儲(chǔ)器的存取周期D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間7、32個(gè)漢字的機(jī)內(nèi)碼需要（ ）。A、 8字節(jié) B、64字節(jié) C、32字節(jié) D、16字節(jié)8、相聯(lián)存儲(chǔ)器是按（ ）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式 B、堆棧指定方式C、內(nèi)容指定方式 D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合10、在機(jī)器數(shù)（ ）中，零的表示形式是唯一的。A、原碼 B、補(bǔ)碼 C、補(bǔ)碼與移碼 D、原碼與反碼11、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（ ）。A、減少主機(jī)箱的體積 B、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便 D、操作方便12、有關(guān)Cache的說(shuō)法正確的是（ ）。A、只能在CPU以外 B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以?xún)?nèi) D、若存在Cache，CPU就不能再訪問(wèn)主存13、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過(guò)（ ）來(lái)實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器 B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、堆棧常用于（ ）。A、數(shù)據(jù)移位 B、程序轉(zhuǎn)移 C、保護(hù)程序現(xiàn)場(chǎng) D、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（ ）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件 B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng) D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個(gè)指令周期通常由（ ）組成。A、若干個(gè)節(jié)拍 B、若干個(gè)時(shí)鐘周期 C、若干個(gè)工作脈沖 D、若干個(gè)機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（ ）。A、程序計(jì)數(shù)器 B、累加計(jì)數(shù)器 C、中斷計(jì)數(shù)器 D、程序狀態(tài)字18、某虛擬存儲(chǔ)器采用頁(yè)式內(nèi)存管理，使用LRU頁(yè)面替換算法，考慮下面的頁(yè)面訪問(wèn)地址流（每次訪問(wèn)在一個(gè)時(shí)間單位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定內(nèi)存容量為4個(gè)頁(yè)面，開(kāi)始時(shí)為空的，則頁(yè)面失效次數(shù)是（ ）。A、4 B、 5 C、6 D、719、某一SRAM芯片，其容量是10248位，除電源與接地端外，該芯片引腳的最小數(shù)目是（ ）。A、20 B、22 C、 25 D、 3020、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化尾數(shù)的是（ ）。A、010011101 （原碼） B、110011110（原碼） C、010111111 （補(bǔ)碼） D、110111001（補(bǔ)碼）三、簡(jiǎn)答題：（每題5分，共10分）1、Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？2、DRAM存儲(chǔ)器為什么要刷新？有哪幾種常用的刷新方法？四、綜合題：（共35分）1、（本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長(zhǎng)操作碼，平均每條指令由7條微指令組成。問(wèn)：（1）該微指令的格式中，操作控制字段與判別測(cè)試字段各有幾位？控存的容量是多少（字?jǐn)?shù)字長(zhǎng)）？（4分）（2）該機(jī)指令系統(tǒng)共有多少條指令？需要多少容量的控存？上述的控存是否合適？（3分）操作控制字段判別測(cè)試字段下址字段2、（本題12分）設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包含一位符號(hào)位，尾數(shù)5位，包含一位符號(hào)位，階碼與尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4位）則按上述浮點(diǎn)數(shù)的格式：（1）若（X）10=22/64，（Y）10= 2.75，則求X與Y的規(guī)格化浮點(diǎn)數(shù)表示形式。（6分）（2）求X+Y?。ㄒ笥醚a(bǔ)碼計(jì)算，列出計(jì)算步驟）（6分）3、（本題共16分）某機(jī)字長(zhǎng)8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，CPU的控制信號(hào)線有：MREQ#（存儲(chǔ)器訪問(wèn)請(qǐng)求，低電平有效），R/W#（讀寫(xiě)控制，低電平為寫(xiě)信號(hào)，高電平為讀信號(hào)）。試問(wèn)：（1）若該機(jī)主存采用16K1位的DRAM芯片（內(nèi)部為128128陣列）構(gòu)成最大主存空間，則共需多少個(gè)芯片？若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間？刷新用的行地址為幾位？（6分）（2）若為該機(jī)配備2K8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫(xiě)出對(duì)主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組？（4分）（3）若用4個(gè)8K4位的SRAM芯片與2個(gè)4K8位的SRAM芯片形成24K8位的連續(xù)RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）與WE#（寫(xiě)使能，低電平有效）信號(hào)控制端。試畫(huà)出SRAM與CPU的連接圖，在圖上標(biāo)清楚地址譯碼連接，數(shù)據(jù)線、地址線、控制線連接。（6分）期末自測(cè)試卷B一、單項(xiàng)選擇題：（每題1分，共20分）4、在下列機(jī)器數(shù) 中，零的表示形式是唯一的。A、原碼 B、補(bǔ)碼 C、反碼 D、原碼與反碼6、假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是 。A、11001011 B、11010110 C、11000001 D、110010017、在CPU中，跟蹤后繼指令地址的寄存器是 。A、指令寄存器 B、程序計(jì)數(shù)器 C、地址寄存器 D、狀態(tài)條件寄存器8、EPROM是指 。A、讀寫(xiě)存儲(chǔ)器 B、只讀存儲(chǔ)器 C、可編程的只讀存儲(chǔ)器 D、光擦除可編程的只讀存儲(chǔ)器9、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A）MSP，(SP) 1SP。那么出棧操作的動(dòng)作順序應(yīng)為 。A、(MSP)A，(SP)+1SP B、(MSP)A，（SP）1SPC、(SP1)SP，(MSP)A D、 (SP)+1SP，(MSP)A10、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化的尾數(shù)的是 。A、010011101（原碼） B、110011110（原碼）C、010111111 （補(bǔ)碼） D、110111001（補(bǔ)碼）11、在主存與CPU之間增加cache存儲(chǔ)器的目的是 。A、增加內(nèi)存容量 B、提高內(nèi)存可靠性C、解決CPU與主存之間的速度匹配問(wèn)題 D、增加內(nèi)存容量，同時(shí)加快存取速度12、CPU主要包括 。A、控制器 B、控制器、 運(yùn)算器、cache C、運(yùn)算器與主存 D、控制器、ALU與主存13、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，變址尋址方式的有效地址為 。A、EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) D、EA=(X)+(D)14、信息只用一條傳輸線 ，且采用脈沖傳輸?shù)姆绞椒Q(chēng)為 。A、串行傳輸 B、并行傳輸 C、并串行傳輸 D、分時(shí)傳輸15、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是 。A、PPU(外圍處理機(jī))方式 B、中斷方式 C、DMA方式 D、通道方式16、系統(tǒng)總線中地址線的功能是 。A、用于選擇主存單元地址 B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址 D、用于指定主存與I/O設(shè)備接口電路的地址17、CRT的分辨率額為10241024，顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是 。A、2MB B、1MB C、8MB D、1024B18、設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為 。A、27H B、9BH C、E5H D、5AH19、根據(jù)國(guó)標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用 存儲(chǔ)。A、一個(gè)字節(jié) B、二個(gè)字節(jié) C、三個(gè)字節(jié) D、四個(gè)字節(jié)20、某一SRAM芯片，其容量為5128位，考慮電源端與接地端，該芯片引出線的最小數(shù)目應(yīng)為 。A、23 B、25 C、50 D、19二、填空題：（每空1分，共20分）1、設(shè)X= 0.1011，則X補(bǔ)為 。2、漢字的 、 、 是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。4、計(jì)算機(jī)軟件一般分為 與 兩大類(lèi)。5、RISC的中文含義是 ；CISC的中文含義是 。6、對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是 與 。7、機(jī)器字長(zhǎng)16位，表示浮點(diǎn)數(shù)時(shí)，階碼6位（階符1位），尾數(shù)10位（數(shù)符1位），則浮點(diǎn)補(bǔ)碼表示時(shí)，最大浮點(diǎn)數(shù)是 ，絕對(duì)值最小的非0的正數(shù)是 。8、在存儲(chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問(wèn)題，此時(shí)我們較常使用的替換算法有 與 等。9、一條指令實(shí)際上包括兩種信息即 與 。10、按照總線仲裁電路的位置不同，可分為 仲裁與 仲裁。三、簡(jiǎn)答題：（每題5分，共15分）1、CPU中有哪些主要寄存器？簡(jiǎn)述這些寄存器的功能。2、RISC機(jī)器具有什么優(yōu)點(diǎn)，試簡(jiǎn)單論述。 3、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量與存取速度的相對(duì)值如何變化？四、綜合題：（共45分）1、求十進(jìn)制數(shù)123的原碼表示，反碼表示，補(bǔ)碼表示與移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。（本題8分）2、基址寄存器的內(nèi)容為3000H，變址寄存器的內(nèi)容為02B0H，指令的地址碼為002BH，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且存儲(chǔ)器內(nèi)存放的內(nèi)容如下：地址 內(nèi)容002BH 3500H302BH 3500H32B0H 5600H32DBH 2800H3500H 2600H452BH 2500H（1）、若采用基址尋址方式，則取出的操作數(shù)是什么？（2）、若采用變址尋址（考慮基址）方式，取出的操作數(shù)是什么？（3）、若采用立即尋址方式，取出的操作數(shù)是什么？（4）、若采用存儲(chǔ)器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）、若相對(duì)尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少？（本題10分）3、現(xiàn)有SRAM芯片容量為2K4位，試用此芯片組成8K8位的存儲(chǔ)器，（1）、共需要多少這樣的芯片？（2）、要訪問(wèn)此存儲(chǔ)器至少需要多少條地址線？其中片內(nèi)尋址需幾條？（本題6分）4、某雙面磁盤(pán)，每面有220道，已知磁盤(pán)轉(zhuǎn)速r = 3000轉(zhuǎn)/分。數(shù)據(jù)傳輸率為175000B/s。求磁盤(pán)總?cè)萘?。（本題6分）5、設(shè)浮點(diǎn)數(shù)x=20110.101100，y=2010 (0.011010)（1）、計(jì)算x+y；（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算xy；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題15分）期末自測(cè)試卷A參考答案一、填空題（每空1分，共15分）1、分開(kāi)計(jì)算，相乘兩數(shù)符號(hào)位的異或值。 2、移，補(bǔ) 3、水平，垂直4、匹配CPU與主存之間的速度5、超大規(guī)模集成電路，精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存取（訪問(wèn)），動(dòng)態(tài)隨機(jī)讀寫(xiě)存儲(chǔ)器。6、地址總線，數(shù)據(jù)總線，讀寫(xiě)控制線 7、存儲(chǔ)器二、單項(xiàng)選擇題（每題2分，共40分）1、b 2、c 3、c 4、a 5、d 6、b 7、b 8、c 9、d 10、c11、b 12、b 13、d 14、c 15、a 16、d 17、d 18、c 19、a 20、d三、簡(jiǎn)答題（每題5分，共10分）1、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能放到一個(gè)唯一對(duì)應(yīng)的Cache塊中，實(shí)現(xiàn)簡(jiǎn)單但Cache利用率低；全相聯(lián)映像是每個(gè)主存塊可以放到任何一個(gè)Cache塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對(duì)應(yīng)一個(gè)cache組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。2、DRAM存儲(chǔ)器采用電容存放信息，由于電容漏電，保存信息經(jīng)過(guò)一段時(shí)間會(huì)丟失，故用刷新保證信息不丟失。常用的刷新方法有集中式刷新與分布式刷新。四、綜合題（共35分）1、（本題7分）（1）、操作控制字段18位，判別測(cè)試字段3位，控存容量是12828；（2）、共16條指令，需112條微指令，控存合適，能滿足需要。2、（本題共12分）（1）、X與Y的表示為：X 階碼：1111 尾數(shù)： 01011 Y 階碼：0010 尾數(shù)：10101（2）、對(duì)階：ExEy=11.101 保留Ey，X尾數(shù)右移3位。、尾數(shù)加：得：11.0110011、規(guī)格化：已經(jīng)是 、舍入：尾數(shù)：11.0110 、判溢出：無(wú)溢出，故結(jié)果為：階碼0010 尾數(shù)10110 值：0.1010223、（本題共16分）（1）共需32個(gè)芯片，刷新信號(hào)周期約為15.6s，刷新行地址7位；（2）主存字塊標(biāo)記6位，組地址7位，塊內(nèi)地址3位。地址3280H在Cache的50H組內(nèi)。 （3）連接情況大致如圖：期末自測(cè)試卷B參考答案一、單項(xiàng)選擇題：（每題1分，共20分）1、D 2、A 3、D 4、B 5、A 6、D 7、B 8、D 9、D 10、D 11、C 12、B 13、A 14、A 15、B 16、D 17、C 18、C 19、B 20、D 二、填空題：（每空1分，共20分）1、10101 2、輸入碼，機(jī)內(nèi)碼，字形碼5、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)，復(fù)雜指令系統(tǒng)計(jì)算機(jī)6、集中式刷新，分布式刷新 7、（129）2