VHDL-數(shù)字秒表設(shè)計.doc

通達學(xué)院2017/2018學(xué)年 第一學(xué)期課程設(shè)計 實驗報告模 塊 名 稱 VHDL課程設(shè)計 專 業(yè) 學(xué) 生 班 級 學(xué) 生 學(xué) 號 學(xué) 生 姓 名 指 導(dǎo) 教 師 設(shè)計題目數(shù)字秒表設(shè)計任務(wù)要求（1）計時精度10ms，計時范圍04分59.99秒；（2）設(shè)置啟動、停止和復(fù)位鍵控制秒表的工作（3）用數(shù)碼管實時顯示計時結(jié)果。設(shè)備及軟件Quaster 目 錄一、課程設(shè)計目的與要求11.1 課程設(shè)計目的11.2 基本要求1二、設(shè)計方案-數(shù)字秒表的設(shè)計12.1 設(shè)計功能12.2 秒表基本原理及設(shè)計方法22.3 數(shù)字秒表設(shè)計原理2三、開發(fā)環(huán)境3四、模塊結(jié)構(gòu)44.1 數(shù)字秒表RTL級電路44.2 計時器模塊54.3 取數(shù)模塊74.4 編碼模塊84.5 數(shù)碼管顯示控制模塊124.6 數(shù)碼管地址選擇模塊13五、 設(shè)計仿真和實驗155.1 計時器模塊仿真155.2 秒表仿真155.3 pin引腳接口圖165.4 實驗結(jié)果圖17六、總結(jié)與體會196.1 錯誤分析196.2 心得體會19七、參考文獻20一、課程設(shè)計目的與要求1.1 課程設(shè)計目的EDA 技術(shù)綜合設(shè)計與實踐（注：EDA 即電子設(shè)計自動化，Electronics Design Automation）是繼模擬電子技術(shù)基礎(chǔ)、數(shù)字電子技術(shù)基礎(chǔ)、電子技術(shù)基礎(chǔ)實驗、EDA等課程后，電子類等專業(yè)學(xué)生在電子技術(shù)實驗技能方面綜合性質(zhì)的實驗訓(xùn)練課程，是電子技術(shù)基礎(chǔ)的一個部分，其目的和任務(wù)是通過一周的時間，讓學(xué)生掌握 EDA 的基本方法，熟悉一種 EDA 軟件（Quartus II），并能利用 EDA 軟件設(shè)計一個電子技術(shù)綜合問題，并在實驗板上成功下載，為以后進行工程實際問題的研究打下設(shè)計基礎(chǔ)。1.2 基本要求（1）通過課程設(shè)計使學(xué)生能熟練掌握一種 EDA 軟件（Quartus II）的使用方法，能熟練進行設(shè)計輸入、編譯、管腳分配、下載等過程。（2）通過課程設(shè)計使學(xué)生能利用 EDA 軟件（Quartus II）進行至少一個電子技術(shù)綜合問題的設(shè)計（內(nèi)容可由老師指定或自由選擇），設(shè)計輸入采用 VerilogHDL 硬件描述語言輸入法。（3）通過課程設(shè)計使學(xué)生初步具有分析、尋找和排除電子電路中常見故障的能力。（4）通過課程設(shè)計使學(xué)生能獨立寫出嚴謹?shù)?、有理論根?jù)的、實事求是的、文理通順的課程設(shè)計報告。二、設(shè)計方案-數(shù)字秒表的設(shè)計2.1 設(shè)計功能（1）計時功能：設(shè)計一個秒表，該秒表計時范圍為 0-59 分 59 秒 990 毫秒，分辨率為 10 毫秒（0.01秒）。（2）顯示功能：分、秒、毫秒各用 2 位數(shù)碼管（共 6 位數(shù)碼管）顯示。（3）清零，啟動計時，暫停及繼續(xù)計時功能：02.2 秒表基本原理及設(shè)計方法（1）秒表的基本結(jié)構(gòu)：該秒表有 3 個輸入端，分別為時鐘輸入（輸入時鐘為 1 毫秒）、復(fù)位輸入和啟動/暫停。（2）復(fù)位信號高電平有效，可以對整個系統(tǒng)異步清 0；當啟動/暫停為低電平時秒表開始計時，為高電平時暫停，變低后在原來的數(shù)值基礎(chǔ)上再計數(shù)。（3）百分秒、秒和分鐘信號用七段 LED 顯示。（4）“毫秒計數(shù)器”采用 100 進制計數(shù)器，每累計 1000 毫秒（1 秒）產(chǎn)生一個“秒脈沖”信號，該信號將作為“秒計數(shù)器”的時鐘脈沖?！懊胗嫈?shù)器”采用 60 進制計數(shù)器，每累計 60 秒，發(fā)出一個“分脈沖”信號，該信號將被送到“分計數(shù)器”?！胺钟嫈?shù)器”采用 60 進制計時器，可實現(xiàn)對 60 分鐘的累計。2.3 數(shù)字秒表設(shè)計原理數(shù)字秒表采用模塊化設(shè)計：（1）輸入信號：基準時鐘 clk(20MHz)，清零端 clr（高電平有效），啟動/暫停信號 en_count（低電平時啟動，高電平時暫停）（2）計時器：以 10ms 為計時分辨率,每 10ms 產(chǎn)生一個“10 毫秒脈沖”信號，每 990ms 產(chǎn)生一個“秒脈沖”信號，每 60 秒產(chǎn)生一個“分脈沖”信號；（3）取數(shù)模塊：對計時器輸出的分、秒、十毫秒信號進行逐位取數(shù)，變成將在數(shù)碼管上顯示的十進制數(shù)；（4）編碼模塊：將分、秒、十毫秒的十進制數(shù)轉(zhuǎn)換成數(shù)碼管顯示的編碼；（5）數(shù)碼管顯示控制模塊：每隔 3ms 使能更新不同數(shù)碼管的數(shù)據(jù)，6 位數(shù)碼管更新一次共用時 18ms，刷新頻率大于 50HZ，利用人的視覺暫留，好像 6 位 LED 是同時點亮的，并不察覺有閃爍現(xiàn)象；（6）數(shù)碼管地址選擇模塊：每隔 3ms 使能點亮不同的數(shù)碼管，6 位數(shù)碼管一共用時 18ms。三、開發(fā)環(huán)境開發(fā)環(huán)境：1、PC 機一臺2、Windows XP 32 位操作系統(tǒng)3、Altera 公司的 Quartus II 9.0 軟件4、基于 Cyclone II 型 EP2C8Q208C8 的開發(fā)板四、模塊結(jié)構(gòu)4.1 數(shù)字秒表RTL級電路module counter_top(clk,en_count,clr,row_scan_sig,column_scan_sig);input clk;/input clock 20MHzinput en_count;/start and pauseinput clr;/clearoutput 7:0 row_scan_sig; output 5:0 column_scan_sig;wire 7:0 ms,sec,min;wire 3:0 ms_hun,ms_ten,sec_ten,sec_one,min_ten,min_one;wire 7:0 ms_ten_dis,ms_hun_dis,sec_ten_dis,sec_one_dis,min_ten_dis,min_one_dis;count U0(.clk(clk),.clr(clr),.en_count(en_count),.ms(ms),.sec(sec),.min(min)/ output - to U1);number_mod U1(.clk(clk),.clr(clr),.en_count(en_count),.ms(ms),.sec(sec),.min(min),/ input - from U0.ms_ten(ms_ten),.ms_hun(ms_hun),/ output - to U2.sec_one(sec_one),.sec_ten(sec_ten),/ output - to U2.min_one(min_one),.min_ten(min_ten) / output - to U2);encoder U2(.clk(clk),.clr(clr),.en_count(en_count),20.ms_ten(ms_ten),.ms_hun(ms_hun),/ input - from U1.sec_one(sec_one),.sec_ten(sec_ten),/ input - from U1.min_one(min_one),.min_ten(min_ten),/ input - from U1.ms_ten_dis(ms_ten_dis),.ms_hun_dis(ms_hun_dis),/ output - to U3.sec_one_dis(sec_one_dis),.sec_ten_dis(sec_ten_dis),/ output - to U3.min_one_dis(min_one_dis),.min_ten_dis(min_ten_dis) / output - to U3);row_scan U3(.clk(clk),.clr(clr),.en_count(en_count),.ms_ten_dis(ms_ten_dis),.ms_hun_dis(ms_hun_dis),.sec_one_dis(sec_one_dis),.sec_ten_dis(sec_ten_dis),.min_one_dis(min_one_dis),.min_ten_dis(min_ten_dis),.row_scan_sig(row_scan_sig)/ output of top/ input - from U2/ input - from U2/ input - from U2);column_scan U4(.clk(clk),.clr(clr),.column_scan_sig( column_scan_sig ) / output of top); endmodule4.2 計時器模塊輸入信號：基準時鐘 clk,清零端 clr,啟動/暫停信號 en_count輸出信號：分 min、秒 sec、毫秒 msmodule count(clk,clr,en_count,ms,sec,min);input clk,clr,en_count; output 7:0 ms,sec,min;reg 17:0count1;reg 7:0 r_min,r_sec,r_ms;parameter T10MS = 18d199_999;/ parameter T10MS = 18d1;/*set T10MS = 18d1 for simulation */always ( posedge clk or posedge clr ) if( clr )count1 = 18d0;else if( count1 = T10MS ) count1 = 18d0;elsecount1 = count1 + 1b1;always ( posedge clk or posedge clr ) if( clr )beginr_min = 8d0; r_sec = 8d0; r_ms = 8d0;endelse if(en_count) beginr_min = r_min; r_sec = r_sec; r_ms = r_ms;end elsebeginif(count1 = T10MS) beginif(r_ms = 8d99) beginr_ms = 8d0; if(r_sec = 8d59)beginr_sec = 8d0; if(r_min = 8d59)r_min = 8d0; elser_min = r_min + 1b1;end elser_sec = r_sec + 1b1;end elser_ms = r_ms + 1b1;endendassign ms = r_ms;assign sec = r_sec; assign min = r_min;endmodule4.3 取數(shù)模塊輸入信號：基準時鐘 clk，清零端 clr，啟動/暫停信號 en_count，分 min、秒 sec、毫秒 ms輸出信號：毫秒的十位 ms_ten、毫秒的百位 ms_hun、秒的個位 sec_one、秒的十位 sec_ten、分的個位 min_one、分的十位 min_tenmodule number_mod(clk,clr,en_count,ms,sec,min, ms_ten,ms_hun,sec_one,sec_ten,min_one,min_ten);input clk,clr,en_count; input 7:0 ms,sec,min;output 3:0 ms_hun,ms_ten,sec_ten,sec_one,min_ten,min_one;/*/reg 31:0r_ms_hun,r_ms_ten,r_sec_ten,r_sec_one,r_min_ten,r_min_one; /*在 quartus II 9.0 版本中，“除法器”可以自己定義。在更高級的版本中，默認下“除法器”和“求余器”是 32 位輸出。但是經(jīng)過“編譯”過后，編譯器會“自動優(yōu)化”最適合的位寬*/always ( posedge clk or posedge clr ) if( clr )beginr_ms_ten = 32d0; r_ms_hun = 32d0;endelse if( en_count ) beginr_ms_ten = r_ms_ten;r_ms_hun = r_ms_hun;end elsebeginr_ms_ten = ms % 10; r_ms_hun = ms / 10;endalways ( posedge clk or posedge clr ) if( clr )beginr_sec_one = 32d0; r_sec_ten = 32d0;endelse if( en_count ) beginr_sec_one = r_sec_one; r_sec_ten = r_sec_ten;end elsebeginr_sec_one = sec % 10; r_sec_ten = sec / 10;endalways ( posedge clk or posedge clr ) if( clr )beginr_min_one = 32d0; r_min_ten = 32d0;endelse if( en_count ) beginr_min_one = r_min_one; r_min_ten = r_min_ten;end elsebeginr_min_one = min % 10; r_min_ten = min / 10;end /*/assign ms_ten = r_ms_ten3:0; assign ms_hun = r_ms_hun3:0; assign sec_one = r_sec_one3:0;assign sec_ten = r_sec_ten3:0; assign min_one = r_min_one3:0; assign min_ten = r_min_ten3:0;/*/endmodule4.4 編碼模塊輸入信號：基準時鐘 clk，清零端 clr，啟動/暫停信號 en_count，毫秒的十位 ms_ten、毫秒的百位ms_hun、秒的個位 sec_one、秒的十位 sec_ten、分的個位 min_one、分的十位 min_ten輸出信號：毫秒的十位編碼 ms_ten_dis、毫秒的百位編碼 ms_hun_dis、秒的個位編碼 sec_one_dis、秒的十位編碼 sec_ten_dis、分的個位編碼 min_one_dis、分的十位編碼 min_ten_dismodule encoder(clk,clr,en_count, ms_ten,ms_hun,ms_ten_dis,ms_hun_dis, sec_one,sec_ten,sec_one_dis,sec_ten_dis, min_one,min_ten,min_one_dis,min_ten_dis);input clk,clr,en_count;input 3:0ms_ten,ms_hun,sec_ten,sec_one,min_ten,min_one;output 7:0 ms_ten_dis,ms_hun_dis,sec_ten_dis,sec_one_dis,min_ten_dis,min_one_dis;/* 不帶小數(shù)點的數(shù)碼管顯示 */parameter_0 = 8b1100_0000, _1 = 8b1111_1001, _2 = 8b1010_0100, _3 = 8b1011_0000, _4 = 8b1001_1001, _5 = 8b1001_0010, _6 = 8b1000_0010, _7 = 8b1111_1000, _8 = 8b1000_0000, _9 = 8b1001_0000;/* 帶小數(shù)點的數(shù)碼管顯示 */parameter_0_ = 8b0100_0000, _1_ = 8b0111_1001, _2_ = 8b0010_0100, _3_ = 8b0011_0000, _4_ = 8b0001_1001, _5_ = 8b0001_0010, _6_ = 8b0000_0010, _7_ = 8b0111_1000, _8_ = 8b0000_0000, _9_ = 8b0001_0000;/*/reg 7:0r_ms_ten_dis;always ( posedge clk or posedge clr ) if( clr )r_ms_ten_dis = _0; else if( en_count )r_ms_ten_dis = r_ms_ten_dis;elsecase(ms_ten)4d0 : r_ms_ten_dis = _0;4d1 : r_ms_ten_dis = _1;4d2 : r_ms_ten_dis = _2;4d3 : r_ms_ten_dis = _3;4d4 : r_ms_ten_dis = _4;4d5 : r_ms_ten_dis = _5;4d6 : r_ms_ten_dis = _6;4d7 : r_ms_ten_dis = _7;4d8 : r_ms_ten_dis = _8;4d9 : r_ms_ten_dis = _9; endcase/*/reg 7:0r_ms_hun_dis;always (posedge clk or posedge clr) if( clr )r_ms_hun_dis = _0; else if( en_count )r_ms_hun_dis = r_ms_hun_dis;elsecase(ms_hun)4d0 : r_ms_hun_dis = _0;4d1 : r_ms_hun_dis = _1;4d2 : r_ms_hun_dis = _2;4d3 : r_ms_hun_dis = _3;4d4 : r_ms_hun_dis = _4;4d5 : r_ms_hun_dis = _5;4d6 : r_ms_hun_dis = _6;4d7 : r_ms_hun_dis = _7;4d8 : r_ms_hun_dis = _8;4d9 : r_ms_hun_dis = _9; endcase/*/reg 7:0r_sec_one_dis;always ( posedge clk or posedge clr ) if( clr )r_sec_one_dis = _0_; else if( en_count )r_sec_one_dis = r_sec_one_dis; elsecase(sec_one)4d0 : r_sec_one_dis = _0_;4d1 : r_sec_one_dis = _1_;4d2 : r_sec_one_dis = _2_;4d3 : r_sec_one_dis = _3_;4d4 : r_sec_one_dis = _4_;4d5 : r_sec_one_dis = _5_;4d6 : r_sec_one_dis = _6_;4d7 : r_sec_one_dis = _7_;4d8 : r_sec_one_dis = _8_;4d9 : r_sec_one_dis = _9_; endcase/*/ reg 7:0r_sec_ten_dis;always ( posedge clk or posedge clr ) if( clr )r_sec_ten_dis = _0; else if( en_count )r_sec_ten_dis = r_sec_ten_dis;elsecase(sec_ten)4d0 : r_sec_ten_dis = _0;4d1 : r_sec_ten_dis = _1;4d2 : r_sec_ten_dis = _2;4d3 : r_sec_ten_dis = _3;4d4 : r_sec_ten_dis = _4;4d5 : r_sec_ten_dis = _5;4d6 : r_sec_ten_dis = _6;4d7 : r_sec_ten_dis = _7;4d8 : r_sec_ten_dis = _8;4d9 : r_sec_ten_dis = _9; endcase/*/reg 7:0r_min_one_dis;always ( posedge clk or posedge clr ) if( clr )r_min_one_dis = _0_; else if( en_count )r_min_one_dis = r_min_one_dis;elsecase(min_one)4d0 : r_min_one_dis = _0_;4d1 : r_min_one_dis = _1_;4d2 : r_min_one_dis = _2_;4d3 : r_min_one_dis = _3_;4d4 : r_min_one_dis = _4_;4d5 : r_min_one_dis = _5_;4d6 : r_min_one_dis = _6_;4d7 : r_min_one_dis = _7_;4d8 : r_min_one_dis = _8_;4d9 : r_min_one_dis = _9_; endcase/*/reg 7:0r_min_ten_dis;always ( posedge clk or posedge clr ) if( clr )r_min_ten_dis = _0; else if( en_count )r_min_ten_dis = r_min_ten_dis;elsecase(min_ten)4d0 : r_min_ten_dis = _0;4d1 : r_min_ten_dis = _1;4d2 : r_min_ten_dis = _2;4d3 : r_min_ten_dis = _3;4d4 : r_min_ten_dis = _4;4d5 : r_min_ten_dis = _5;4d6 : r_min_ten_dis = _6;4d7 : r_min_ten_dis = _7;4d8 : r_min_ten_dis = _8;4d9 : r_min_ten_dis = _9; endcase/*/assign ms_ten_dis = r_ms_ten_dis; assign ms_hun_dis = r_ms_hun_dis; assign sec_one_dis = r_sec_one_dis; assign sec_ten_dis = r_sec_ten_dis; assign min_one_dis = r_min_one_dis; assign min_ten_dis = r_min_ten_dis;endmodule4.5 數(shù)碼管顯示控制模塊輸入信號：基準時鐘 clk，清零端 clr，啟動/暫停信號 en_count，毫秒的十位編碼 ms_ten_dis、毫秒的百位編碼 ms_hun_dis、秒的個位編碼 sec_one_dis、秒的十位編碼 sec_ten_dis、分的個位編碼min_one_dis、分的十位編碼 min_ten_dis輸出信號：數(shù)碼管顯示控制信號 row_scan_sig7:0module row_scan(clk,clr,en_count,row_scan_sig,ms_ten_dis,ms_hun_dis, sec_one_dis,sec_ten_dis,min_one_dis,min_ten_dis);input clk; input clr; input en_count;input 7:0 ms_ten_dis; input 7:0 ms_hun_dis; input 7:0 sec_one_dis; input 7:0 sec_ten_dis; input 7:0 min_one_dis; input 7:0 min_ten_dis; output 7:0 row_scan_sig;parameter T3MS = 16d59_999;/ parameter T3MS = 16d1; /*set T3MS = 16d1 for simulation*/reg 15:0 count3; reg 2:0 t;reg 7:0 rdata;always ( posedge clk or posedge clr )/* 3ms counter*/ if( clr )count3 = 16d0; else if( count3 = T3MS )count3 = 16d0; elsecount3 = count3 + 16b1;/*控制掃描的次序，寄存器 t 表示了當前掃描的是第幾個數(shù)碼管*/ always ( posedge clk or posedge clr )if( clr )t = 3d0;else if( t = 3d6 ) t = 3d0;else if( count3 = T3MS ) t = t + 1b1;always ( posedge clk or posedge clr ) if( clr )rdata = 8b1100_0000; else if( en_count )rdata = rdata;else if( count3 = T3MS ) case(t)3d0 : rdata = ms_ten_dis;3d1 : rdata = ms_hun_dis;3d2 : rdata = sec_one_dis;3d3 : rdata = sec_ten_dis;3d4 : rdata = min_one_dis;3d5 : rdata = min_ten_dis; endcaseassign row_scan_sig = rdata;endmodule4.6 數(shù)碼管地址選擇模塊輸入信號：基準時鐘 clk，清零端 clr輸出信號：數(shù)碼管地址選擇信號 column_scan_sig5:0module column_scan(clk,clr,column_scan_sig);input clk; input clr;output 5:0column_scan_sig;parameter T3MS = 16d59_999;/ parameter T3MS = 16d1; /*set T3MS = 16d1 for simulation*/reg 16:0 count2; reg 2:0 t;reg 5:0 rcolumn_scan;always (posedge clk or posedge clr)/*3ms counter*/ if( clr )count2 = 16d0; else if( count2 = T3MS )count2 = 16d0; elsecount2 = count2 + 16b1;/*控制掃描的次序，寄存器 t 表示了當前掃描的是第幾個數(shù)碼管*/ always ( posedge clk or posedge clr)if( clr )t = 3d0;else if( t = 3d6 ) t = 3d0;else if( count2 = T3MS ) t = t + 1b1;always ( posedge clk or posedge clr) if( clr )rcolumn_scan = 6b000000; else if( count2 = T3MS )case( t )3d0 : rcolumn_scan = 6b111110;3d1 : rcolumn_scan = 6b111101;3d2 : rcolumn_scan = 6b111011;3d3 : rcolumn_scan = 6b110111;3d4 : rcolumn_scan = 6b101111;3d5 : rcolumn_scan = 6b011111; endcaseassign column_scan_sig = rcolumn_scan;endmodule5、 設(shè)計仿真和實驗5.1 計時器模塊仿真由于對系統(tǒng)時鐘分頻系數(shù)較大，在軟件中仿真不易實現(xiàn)，因此將分頻系數(shù)適當改小來仿真邏輯功能即可，下面對計時器模塊（count.v 文件）單獨進行功能仿真和時序仿真。由仿真結(jié)果波形圖可知，當毫秒計數(shù) ms 計到 99 后，秒計數(shù) sec 加 1，分計數(shù) min 與秒計數(shù) sec 類似，均滿足正常計數(shù)的邏輯功能；當清零信號 clr 為高電平時，系統(tǒng)輸出 min、sec、ms 均異步置零；當啟動/暫停信號 en_count 為高電平時暫停計時，變低后在原來的數(shù)值基礎(chǔ)上再計時。計時器模塊功能仿真結(jié)果計時器模塊時序仿真結(jié)果5.2 秒表仿真將計時器分頻系數(shù)、數(shù)碼管顯示控制掃描時間、數(shù)碼管地址選擇掃描時間適當改小來仿真邏輯功能，下面對秒表系統(tǒng)進行功能仿真和時序仿真。由仿真結(jié)果波形圖可知，清零信號 clr 為高電平時，數(shù)碼管地址選擇信號 column_scan_sig 為000000，同時點亮 6 位數(shù)碼管（column_scan_sig 為 0 時點亮數(shù)碼管），數(shù)碼管顯示控制信號 row_scan_si