分享一個(gè)比較經(jīng)典的MOS管驅(qū)動(dòng)電路

問題提出 現(xiàn)在的 MOS 驅(qū)動(dòng) 有幾個(gè)特別的需求 1 低壓應(yīng)用 當(dāng)使用 5V 電源 這時(shí)候如果使用傳統(tǒng)的圖騰柱結(jié)構(gòu) 由于三極管的 be 有 0 7V 左右的壓降 導(dǎo)致實(shí)際最終加在 gate 上的電壓只有 4 3V 這時(shí)候 我們選用 標(biāo)稱 gate 電壓 4 5V 的 MOS 管就存在一定的風(fēng)險(xiǎn) 同樣的問題也發(fā)生在使用 3V 或者其他低壓電源的場合 2 寬電壓應(yīng)用 輸入電壓并不是一個(gè)固定值 它會(huì)隨著時(shí)間或者其他因素而變動(dòng) 這個(gè)變動(dòng)導(dǎo) 致 PWM 電路提供給 MOS 管的驅(qū)動(dòng)電壓是不穩(wěn)定的 為了讓 MOS 管在高 gate 電壓下安全 很多 MOS 管內(nèi)置了穩(wěn)壓管強(qiáng)行限制 gate 電壓的幅值 在這種情況下 當(dāng)提供的驅(qū)動(dòng)電壓超過穩(wěn)壓管的電壓 就會(huì)引起 較大的靜態(tài)功耗 同時(shí) 如果簡單的用電阻分壓的原理降低 gate 電壓 就會(huì)出現(xiàn)輸入電壓比較高 的時(shí)候 MOS 管工作良好 而輸入電壓降低的時(shí)候 gate 電壓不足 引起導(dǎo)通不 夠徹底 從而增加功耗 3 雙電壓應(yīng)用 在一些控制電路中 邏輯部分使用典型的 5V 或者 3 3V 數(shù)字電壓 而功率部分 使用 12V 甚至更高的電壓 兩個(gè)電壓采用共地方式連接 這就提出一個(gè)要求 需要使用一個(gè)電路 讓低壓側(cè)能夠有效的控制高壓側(cè)的 MOS 管 同時(shí)高壓側(cè)的 MOS 管也同樣會(huì)面對(duì) 1 和 2 中提到的問題 在這三種情況下 圖騰柱結(jié)構(gòu)無法滿足輸出要求 而很多現(xiàn)成的 MOS 驅(qū)動(dòng) IC 似乎也沒有包含 gate 電壓限制的結(jié)構(gòu) 于是我設(shè)計(jì)了一個(gè)相對(duì)通用的電路來滿足這三種需求 電路圖如下 圖 1 用于 NMOS 的驅(qū)動(dòng)電路 圖 2 用于 PMOS 的驅(qū)動(dòng)電路 這里我只針對(duì) NMOS 驅(qū)動(dòng)電路做一個(gè)簡單分析 Vl 和 Vh 分別是低端和高端的電源 兩個(gè)電壓可以是相同的 但是 Vl 不應(yīng)該超 過 Vh Q1 和 Q2 組成了一個(gè)反置的圖騰柱 用來實(shí)現(xiàn)隔離 同時(shí)確保兩只驅(qū)動(dòng)管 Q3 和 Q4 不會(huì)同時(shí)導(dǎo)通 R2 和 R3 提供了 PWM 電壓基準(zhǔn) 通過改變這個(gè)基準(zhǔn) 可以讓電路工作在 PWM 信 號(hào)波形比較陡直的位置 Q3 和 Q4 用來提供驅(qū)動(dòng)電流 由于導(dǎo)通的時(shí)候 Q3 和 Q4 相對(duì) Vh 和 GND 最低都 只有一個(gè) Vce 的壓降 這個(gè)壓降通常只有 0 3V 左右 大大低于 0 7V 的 Vce R5 和 R6 是反饋電阻 用于對(duì) gate 電壓進(jìn)行采樣 采樣后的電壓通過 Q5 對(duì) Q1 和 Q2 的基極產(chǎn)生一個(gè)強(qiáng)烈的負(fù)反饋 從而把 gate 電壓限制在一個(gè)有限的數(shù)值 這個(gè)數(shù)值可以通過 R5 和 R6 來調(diào)節(jié) 最后 R1 提供了對(duì) Q3 和 Q4 的基極電流限制 R4 提供了對(duì) MOS 管的 gate 電流 限制 也就是 Q3 和 Q4 的 Ice 的限制 必要的時(shí)候可以在 R4 上面并聯(lián)加速電容 這個(gè)電路提供了如下的特性 1 用低端電壓和 PWM 驅(qū)動(dòng)高端 MOS 管 2 用小幅度的 PWM 信號(hào)驅(qū)動(dòng)高 gate 電壓需求的 MOS 管 3 gate 電壓的峰值限制 4 輸入和輸出