芯片封裝原理及分類ppt課件.ppt

qja結(jié) 空氣熱阻 qja最早也是最常用的標(biāo)準之一定義標(biāo)準由文件JESD51 2給出Ta 環(huán)境空氣溫度 取點為JEDEC組織定義的特定空箱中特定點 Still AirTest 芯片下印制板可為高傳導(dǎo)能力的四層板 2S2P 或低傳導(dǎo)能力的一層板之任一種 1S0P 1 qjma結(jié) 移動空氣熱阻 qjma空氣流速范圍為0 1000LFM定義標(biāo)準由文件JESD51 6給出Ta 空氣溫度 取點為風(fēng)洞上流溫度印制板朝向為重大影響因素 N 2 qjc從結(jié)點到封裝外表面 殼 的熱阻 外表面殼取點盡量靠近Die安裝區(qū)域 qjc結(jié)殼熱阻 3 qjb從結(jié)點至印制板的熱阻定義標(biāo)準由文件JESD51 8給出 qjb結(jié)板熱阻 嚴格地講 Theta JB不僅僅反映了芯片的內(nèi)熱阻 同時也反映了部份環(huán)境熱阻 如印制板 正因如些 Theta JB相對于其它熱阻而言 雖然JEDEC組織在99年就發(fā)布了它的熱阻定義方式 但是芯片供應(yīng)商采用較慢 部份傳熱路徑嚴重不對稱芯片 如TO 263目前尚無該熱阻的定義標(biāo)準 4 qjx試圖采用簡單的熱阻表示復(fù)雜的芯片傳熱現(xiàn)象芯片內(nèi)部的熱傳現(xiàn)象非常復(fù)雜 無法使用熱阻來完美表示 熱阻qjx無法用于準確預(yù)測芯片的溫度 只能提供定性的熱性能對比 如需準確預(yù)測特定工況下芯片的溫度 我們需要其它的方法 qjx使用的局限性 5 芯片的詳細模型 建立所有芯片內(nèi)部所有影響傳熱的結(jié)構(gòu) 6 熱阻網(wǎng)絡(luò)模型 DELPHI模型 DEvelopmentofLibrariesofPHysicalmodelsforanIntegrateddesignenvironment DELPHI項目 從1993年到1996年 由歐盟資助 Flomerics公司負責(zé)協(xié)調(diào) AlcatelBell AlcatelEspace PhilipsCFT ThomsonCSF Flomerics NMRC等公司合作 旨在開發(fā)芯片的簡化熱模型的精確表示方法 PROFIT項目 同樣由歐盟資助 由Philips公司負責(zé)協(xié)調(diào) Flomerics Nokia Infineon Philips ST Micred TIMA 等公司合作 旨在開發(fā)芯片熱模型的快速建立方法 項目產(chǎn)生了一系列成果 如芯片的熱阻網(wǎng)絡(luò)模型DELPHI標(biāo)準 JEDEC組織認證的唯一熱模型庫FLOPACK 芯片熱應(yīng)力分析工具Flo stress等 PRedictionOFtemperaturegradientsInfluencingThequalityofelectronicproducts PROFIT項目 DELPHI項目 7 DELPHI模型生成原理 建立詳細模型 標(biāo)準實驗驗證 誤差估計 在規(guī)定的 種邊界條件下批處理進行詳細模型計算 封裝參數(shù) 結(jié)構(gòu) 材料參數(shù) 根據(jù)各種封裝特點離散出各種熱阻網(wǎng)絡(luò)拓樸結(jié)構(gòu) 詳細模型 發(fā)布 簡化模型 多種邊界條件可以表示自然對流 強迫對流 散熱器等多種環(huán)境 根據(jù)各熱阻節(jié)點的溫度值優(yōu)化得出具有最小誤差的熱阻值 DELPHI項目組定義了99種邊界條件 Flopack應(yīng)用了44種或88種 8 PBGA封裝模型的建立 PBGA封裝特點 有機基片Organicsubstrate使用焊球 Solderballs 作為二級互聯(lián)主要應(yīng)用 ASIC s 內(nèi)存 圖形顯示 芯片組 通訊等 PBGA封裝優(yōu)缺點 I O密度高 基片材BT具有較好的電性能 加工工藝類似PCB板 成本低廉非氣密封裝 不適合于長時工作的芯片或軍用芯片Die與基片 Substrate 間的CTE不匹配如功耗大于2W 則可能需要加強散熱手段 9 主要類型的PBGA封裝 Wire BondedPBGA Die up 最主流的PBGA封裝 相對成熟的加工技術(shù) 可處理5W以上熱耗 10 主要類型的PBGA封裝 Fine PitchBGA 由die upPBGA變化而來別名 FSBGA ChipArrayTM焊球間隙較小可歸類為Near CSP建模也較困難焊球間隙典型值為1mm 0 8mm 0 65mm 0 5mm 0 4mm經(jīng)常缺少明顯可見 比Die尺寸大的DiePad 因為Die大小與封裝大小相近基片 substrate 中每個信號過孔都必須單獨建出 在FLOPACK中 別名ChipArrayTM 11 主要類型的PBGA封裝 Die downPBGA 1 最常見的Die downPBGA芯片為Amkor公司的SuperBGATM 但是SuperBGA中無上圖結(jié)構(gòu)中的加強環(huán) StiffenerRing 2 Spreader 銅合金 可直接與散熱器相連 良好的散熱性能 可處理功耗8 10W3 如無加強環(huán) StiffenerRing 則塑料基片與Spreader直接相連 12 主要類型的PBGA封裝 Flip ChipPBGA 1 因電氣性能良好 應(yīng)用越來越廣泛2 因布線考慮 很難在Die下方布熱過孔 故信號過孔會對散熱有較大影響3 基片 substrate 復(fù)雜 一般中間層為BT層 兩邊另附有其它層 13 主要類型的PBGA封裝 Flip ChipPBGA的散熱加強手段 建模時需特別注意Cap LidAttach的厚度與材質(zhì) 因為該類芯片功耗一般較大 主要熱阻的組成部分之一Attach即使有較小的誤差 也會引起結(jié)溫和熱阻值Theta JC估計較大的誤差 MetalCap與Lid可能由鋁與銅制 14 主要應(yīng)用 高功耗處理器 軍事用芯片主要分為 1 Flip Chip2 BondWire CBGA封裝模型的建立 15 主要類型的CBGA封裝 Wire BondedCBGA 16 主要類型的CBGA封裝 Flip ChipCBGA Bare Die Caped 17 PlasticQuadFlatPack thinversioncalledTQFP 常用于邏輯芯片 ASIC芯片 顯示芯片等封裝外管腳 Lead 表面貼裝 PQFP封裝模型的建立 18 PQFP封裝模型的建立 截面結(jié)構(gòu)圖 PQFP封裝優(yōu)缺點 成熟的封裝類型 可采用傳統(tǒng)的加工方法 成本低廉 適用于中低功耗且中等數(shù)目I O 50 300 熱阻高 不采用Heatslug等附加散熱手段的條件下功耗很難突破2W管腳間距難以做得過小 難于小于0 4mm 相對于BGA封裝I O數(shù)目少 19 無散熱器時的主要散熱路徑ThedieandthedieflagTheleadframeTheboard N PQFP封裝模型的建立 注意 在Lead數(shù)目較多的情況下 Bondwires的傳熱份額可能高達15 但是在熱測試芯片中 由于Bondwires數(shù)目較少 忽略了這部分熱量 注意 一部分熱量由芯片傳至散熱器上 又有可能重新傳遞回芯片上 20 SmallOutlinePackageLowprofileversionknownasThinSmallOutlinePackage TSOP 類似于PQFP 只是只有兩邊有管腳廣泛應(yīng)用于內(nèi)存芯片常見的類型 常規(guī) Lead on Chip SOP TSOP封裝模型的建立 21 SOP TSOP封裝模型的建立 部分芯片建模時可將各邊管腳統(tǒng)一建立 管腳數(shù)較小應(yīng)將各管腳單獨建出 fusedlead一定要單獨建出Tiebars一般可以忽略 22 QFN封裝模型的建立 主要用于替換引腳數(shù)小于80的引線裝芯片 主要是TSOPandTSSOP 尺寸較小 同時相對于TSOP TSSOP散熱性能好Theta JA通常只有TSSOP芯片的一半左右主要傳熱路徑 Die DieAttachPad ExposedPad PCB次要傳熱路徑 Lead 最好各個管腳單獨建出 PCB板下 ExposedPad下方 通常添加熱過孔以加強散熱 23 CSP封裝模型的建立 封裝相對于Die尺寸不大于20 主要應(yīng)用于內(nèi)存芯片 應(yīng)用越來越廣泛尺寸小 同時由于信號傳輸距離短 電氣性能好種類超過40種如封裝尺寸相對于Die 大于20 但接近20 則稱為Near CSP 24 Micro BGATM封裝模型的建立 為早期的一種CSP設(shè)計常用于閃存芯片Traces排布于聚酰亞胺的tape層Die與Tape之間有專用的Elastomer采用引腳Lead將電信號由die傳遞至traces焊球可較隨意排布Die可放在中心 也可以偏置主要傳熱路徑 Die elastomer solderballs boardLead傳導(dǎo)熱量較少 很多情況下可忽略Elastomer導(dǎo)熱能力差 為主要的散熱瓶頸焊球要求單獨建出Tape中Trace的傳導(dǎo)較少 但是不能忽略SolderBall也夠成相對較小的熱阻 相對于Elastomer 25 其它的CSP芯片 Fine PitchBGA ChipArrayTM FSBGA 類擬于PBGA 更焊球間距更小Fan intraces所有的過孔都必須單獨建出MicroStarTM FlexBGATM類擬于ChipArray 但基片材料為tape而非BT 26 堆棧封裝 StackedPackages 模型的建立 StackedTSOP mZ BallStackTM 開始應(yīng)用于內(nèi)存領(lǐng)域 stackedTSOP 近來應(yīng)用到了面陣列封裝領(lǐng)域 27 堆棧裸片封裝 Stacked DiePackages 的建模 別名SiP SysteminPackage 通常堆棧2 4層裸片目前也在研發(fā)6層或更多數(shù)目的堆棧裸片當(dāng)所有的功能難以集中在單片裸片中時應(yīng)用常見的應(yīng)用 Flash SRAM ASIC Memory Memory Logic Analog LogicInareaarrayorleadedpackageoutlines加工困難 第層裸片都必須加工為特別薄 50微米級 需要精細的電路設(shè)計和散熱設(shè)計尚無成熟的熱簡化模型芯片常用于體積