cd4051.doc

模擬開(kāi)關(guān)開(kāi)關(guān)在電路中起接通信號(hào)或斷開(kāi)信號(hào)的作用。最常見(jiàn)的可控開(kāi)關(guān)是繼電器，當(dāng)給驅(qū)動(dòng)繼電器的驅(qū)動(dòng)電路加高電平或低電平時(shí)，繼電器就吸合或釋放，其觸點(diǎn)接通或斷開(kāi)電路。CMOS模擬開(kāi)關(guān)是一種可控開(kāi)關(guān)，它不象繼電器那樣可以用在大電流、高電壓場(chǎng)合，只適于處理幅度不超過(guò)其工作電壓、電流較小的模擬或數(shù)字信號(hào)。1.單八路模擬開(kāi)關(guān)CD4051CD4051引腳功能見(jiàn)圖2。CD4051相當(dāng)于一個(gè)單刀八擲開(kāi)關(guān)，開(kāi)關(guān)接通哪一通道，由輸入的3位地址碼ABC來(lái)決定。其真值表見(jiàn)表1?！癐NH”是禁止端，當(dāng)“INH”=1時(shí)，各通道均不接通。此外，CD4051還設(shè)有另外一個(gè)電源端VEE，以作為電平位移時(shí)使用，從而使得通常在單組電源供電條件下工作的CMOS電路所提供的數(shù)字信號(hào)能直接控制這種多路開(kāi)關(guān)，并使這種多路開(kāi)關(guān)可傳輸峰峰值達(dá)15V的交流信號(hào)。例如，若模擬開(kāi)關(guān)的供電電源VDD=5V，VSS=0V，當(dāng)VEE=5V時(shí)，只要對(duì)此模擬開(kāi)關(guān)施加05V的數(shù)字控制信號(hào)，就可控制幅度范圍為5V5V的模擬信號(hào)。輸入狀態(tài)接通通道INHCBA0000“0”0001“1”0010“2”0011“3”0100“4”0101“5”0110“6”0111“7”1均不接通1、 使用單電源時(shí)，CD4051的VEE可以和GND相連。2、強(qiáng)烈建議A，B，C三路片選端要加上拉電阻。3、CD4051的公共輸出端不要加濾波電容（并聯(lián)到地），否則不同通道轉(zhuǎn)換后的電壓經(jīng)電容沖放電后會(huì)引起極大的誤差。4、禁止輸出端（INH）為高電平時(shí)，所有輸出切斷，所以在應(yīng)用時(shí)此端接地。作音頻信號(hào)切換時(shí)，最好在輸入輸出端串入隔直電容。2、 用途：CD4051相當(dāng)于一個(gè)單刀八擲開(kāi)關(guān)，開(kāi)關(guān)接通哪一通道，由輸入的3位地址碼ABC來(lái)決定。INH”是禁止端，當(dāng) “INH”=1時(shí)，各通道均不接通。此外，CD4051還設(shè)有另外一個(gè)電源端VEE，以作為電平位移時(shí)使用，從而使得通常在單組電源供電條件下工作的 CMOS電路所提供的數(shù)字信號(hào)能直接控制這種多路開(kāi)關(guān)，并使這種多路. 如果在八個(gè)通道輸入一模擬量，在輸出端將輸出什么 輸入什么是自己設(shè)定3、 價(jià)格：在1.5元到2.0元之間4、原理圖：5、參數(shù)：導(dǎo)通電阻和平坦度模擬開(kāi)關(guān)由一個(gè)傳輸門電路 (PMOS與NMOS并聯(lián)) 構(gòu)成，為了得到等效 (匹配) 的RON，PMOS大小需近似為NMOS的兩倍。這也意味著電容失配的存在，從而影響電荷注入特性。傳輸門電路的復(fù)合RON特性曲線如圖1所示。直覺(jué)上可能會(huì)認(rèn)為RON愈低的器件愈好，但必須考慮特定應(yīng)用的信號(hào)擺幅、適用電源、源/灌電流要求、成本和封裝目標(biāo)等因素。產(chǎn)品數(shù)據(jù)表中的導(dǎo)通電阻是在給定負(fù)載電流和特定VCC和VIN條件下的數(shù)值。在晶體管級(jí)，RON是器件長(zhǎng)度 (L)、器件寬度 (W)、電子和空穴遷移率(mn, mp)、氧化層電容 (COX)、閾值電壓 (VT) 和信號(hào)電壓 (VGS) 的函數(shù)。最佳狀況是使MOS器件與導(dǎo)通電阻相匹配，即是使RON位于信號(hào)電壓的中點(diǎn)。RON P=L/(mp * Cox *W (VGS - VT )RON n=L/(mn * Cox *W (VGS - VT)假設(shè)mp、mn、VT和Cox不變，因?yàn)樵诘碗妷涵h(huán)境下VGS降低，所以，為了維持或減小RON就必須加大溝道寬度，從而引起器件周長(zhǎng)和電容的增大。在設(shè)計(jì)晶體管時(shí)必須創(chuàng)新，有效地增加?xùn)艠O面積，以減小通道電阻，但同時(shí)使周長(zhǎng)的增加降至最小。通過(guò)將RON降低至1W以下，就可以不必通過(guò)放大器而直接驅(qū)動(dòng)揚(yáng)聲器 (從32W變?yōu)?W)。這也意味著目前產(chǎn)品數(shù)據(jù)表中一般顯示100mA以上的電流吸收能力，可以滿足揚(yáng)聲器的功率轉(zhuǎn)換性能要求。導(dǎo)通電阻平坦度 (RFLAT) 是指VIN從0V到VCC(或從V-到V+) 變化時(shí)RON的變化，或是RON在波峰和波谷之間的差值，如圖1所示。如果RFLAT太大，意味著 PMOS/NMOS不匹配，復(fù)合RON曲線會(huì)引起音頻信號(hào)隨輸入信號(hào)變化的可變衰減和失真。因此，在選擇模擬開(kāi)關(guān)時(shí)工藝技術(shù)和特征尺寸非常重要。帶寬帶寬指標(biāo)需要與串?dāng)_和關(guān)斷隔離統(tǒng)一考慮。幾百兆赫茲的帶寬 (3dB) 非常普遍，但是由于串?dāng)_和關(guān)斷隔離以20 dB/decade的幅度衰減，因此在高頻時(shí)它們將成為主要的影響因素。一般來(lái)說(shuō)，帶寬在1MHz的測(cè)試頻率下測(cè)定，并是負(fù)載電容的函數(shù)。帶寬的測(cè)試原理圖如圖2所示。串?dāng)_和關(guān)斷隔離在視頻應(yīng)用中使用模擬開(kāi)關(guān)時(shí)，須知道在1MHz下隔離度為70dB的開(kāi)關(guān)在100MHz下隔離度僅有30dB。同樣地，在1MHz下串?dāng)_為-90dB的開(kāi)關(guān)在100MHz下串?dāng)_僅為 -50dB。串?dāng)_和關(guān)斷隔離是量度“噪聲”在特定頻率下從開(kāi)關(guān)通道串?dāng)_至未用(或關(guān)斷)通道的指標(biāo)。串?dāng)_是指一個(gè)模擬輸入通道與另一個(gè)通道之間的交叉耦合，有鄰近通道和非鄰近通道兩種耦合形式。關(guān)斷隔離是失效通道從輸入到輸出的耦合。這些參數(shù)均以dB定義為：20 Log10 (VOUT / VIN )一般采用增益 (VOUT / VIN )來(lái)表示，但某些產(chǎn)品數(shù)據(jù)表可能將它表示為相對(duì)于VIN的衰減。串?dāng)_和關(guān)斷隔離以20 dB/decade的幅度衰減。測(cè)試原理如圖3所示。插入損耗插入損耗是由輸入信號(hào)到輸出信號(hào)的衰減，是負(fù)載和系統(tǒng)環(huán)境的函數(shù)。因此，它是由環(huán)境定義的參數(shù)，負(fù)載和線路板設(shè)計(jì)的變化都會(huì)對(duì)系統(tǒng)性能產(chǎn)生影響。插入損耗 (dB)=20 Log10 (1 + 芌FLAT / RLOAD)考慮到最壞情況，在式中使用芌FLAT而不是簡(jiǎn)單的RON。因?yàn)椴迦霌p耗也是線路板和系統(tǒng)環(huán)境的函數(shù)，所以在插入開(kāi)關(guān)之前測(cè)量插入損耗是很重要的。例如，在1MHz下測(cè)量出開(kāi)關(guān)的插入損耗，然后發(fā)現(xiàn)開(kāi)關(guān)在高頻下出現(xiàn)較大衰減，并以為這是開(kāi)關(guān)的特性，但實(shí)際上可能線路板設(shè)計(jì)才是導(dǎo)致衰減加劇的主要原因。插入損耗的測(cè)試設(shè)置也在圖3中示出。THDTHD也是一種插入損耗，但它是以諧波形式來(lái)定義模擬信號(hào)的失真，并用百分?jǐn)?shù)而不是dB表示。此外，RFLAT和結(jié)電容是造成THD的主因。圖4和下兩式說(shuō)明開(kāi)關(guān)如何將失真表示為THD的函數(shù)。VOUT=a1 Vp sin(wt) + a2 Vp sin(2wt) + 繕.+ an Vp sin(nwt)其中 VIN = Vp sinwt換句話說(shuō)，THD是諧波系數(shù)的平方和與基波系數(shù)之比的平方根。這些系數(shù)也是流過(guò)模擬開(kāi)關(guān)的信號(hào)電流的函數(shù)，即為RFLAT / RON的函數(shù)。由于RFLAT0.1RON， 因此THD的一次近似為：THD(0.1 x RON / RLOAD)100%但是，當(dāng)使用低RON值的開(kāi)關(guān)時(shí)，電容成為主要因素。如果在視頻領(lǐng)域使用這些開(kāi)關(guān)，就需要計(jì)算阻抗 (電抗)值。THD的測(cè)試原理如圖5所示。電荷注入電荷注入是開(kāi)關(guān)過(guò)程中模擬開(kāi)關(guān)的寄生電容失配及其對(duì)輸出信號(hào)完整性影響的函數(shù)。在開(kāi)關(guān)導(dǎo)通時(shí)，由于失配的存在，PMOS和NMOS的柵-漏電容將不同水平的正負(fù)電荷耦合進(jìn)入漏極。由于開(kāi)關(guān)導(dǎo)通，輸出端有效移動(dòng)的電荷通過(guò)開(kāi)關(guān)導(dǎo)通電阻有效釋放。當(dāng)開(kāi)關(guān)關(guān)斷時(shí)，耦合電荷通過(guò)柵-漏電容添加在輸出端，由于開(kāi)關(guān)處于高阻態(tài)，所以輸出負(fù)載必須存儲(chǔ)電荷直到開(kāi)關(guān)再次導(dǎo)通。低頻情況下，因?yàn)樵谙麓伍_(kāi)關(guān)轉(zhuǎn)換之前注入電荷發(fā)生泄漏，輸出端可能會(huì)出現(xiàn)正負(fù)脈沖干擾，可通過(guò)在NMOS源-漏之間跨接一個(gè)分立電容的方法來(lái)減小電容失配，