VHDL和EDA相關(guān)知識

VHDL 語言基本特點與傳統(tǒng)的電路設(shè)計方法相比較, 采用VHDL 語言進行數(shù)字邏輯電路的設(shè)計具有如下的特點:( 1) 功能強大,描述力強?？捎糜陂T級、 電路級、甚至系統(tǒng)級的描述、 仿真和設(shè)計,隨時判斷設(shè)計系統(tǒng)功能的可行性。( 2) 可移植性好。對于設(shè)計和仿真工具采用相同的描述,對于不同的平臺也采用相同的描述。( 3) 研制周期短, 成本低。由于 VHDL 支持大規(guī)模設(shè)計的分解和對已有設(shè)計的利用, 加快了設(shè)計流程, 減輕了設(shè)計者的工作強度,提高了設(shè)計效率和質(zhì)量。( 4) 大量應(yīng)用可編程邏輯器件芯片。眾多芯片制造廠家生產(chǎn)的芯片支持 VHDL 語言的編程, 目標器件有很大的選擇范圍, 不必要受到所用元器件的限制。VHDL 硬件描述語言在數(shù)字電路設(shè)計中的應(yīng)用VHDL 采用類似高級語言的語句格式完成對硬件行為的描述, 這也是為什么我們把 VHDL 稱為編程語言的原因.最后, VHDL 所給出的邏輯的模擬與調(diào)試為設(shè)計工作提供了最大的空間, 用戶甚至不必編寫任何測試向量便可以進行源代碼級的調(diào)試. 而且, 設(shè)計者可以非常方便地比較各種方案之間的可行性及其優(yōu)劣, 而不需做任何實際的電路實驗.鑒于 VHDL 具有以上諸多優(yōu)點, 只要開發(fā)者擁有Pascal、 C 等計算機高級語言的基礎(chǔ), 便可以輕松地掌握VHDL, 使硬件工作軟件化。與其它硬件設(shè)計方法相比,用VHDL 進行工程設(shè)計的優(yōu)點是多方面的: 具有很強的行為描述能力, 支持大規(guī)模設(shè)計的分解和已有設(shè)計的再利用,可讀性好, 易于修改和發(fā)現(xiàn)錯誤, 可以使用仿真器對VHDL 源代碼進行仿真而允許設(shè)計者不依賴于器件,實現(xiàn)了設(shè)計與工藝無關(guān),可移植性好, 上市時間快, 成本低, ASIC 移植等優(yōu)點。EDA是電子設(shè)計自動化( Electronic Design Automation)的縮寫。它是一門正在高速發(fā)展的新技術(shù) ,是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計載體 ,以硬件描述語言為系統(tǒng)邏輯描述的主要表達方式 ,以計算機、 大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實驗開發(fā)系統(tǒng)為設(shè)計工具 ,通過有關(guān)的開發(fā)軟件 ,自動完成用軟件的方式設(shè)計電子系統(tǒng)到硬件系統(tǒng)的一門新技術(shù)?？梢詫崿F(xiàn)邏輯編譯、 邏輯化簡、 邏輯分割、 邏輯綜合及優(yōu)化 ,邏輯布局布線、 邏輯仿真。完成對于特定目標芯片的適配編譯、 邏輯映射、 編程下載等工作 ,最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?。EDA技術(shù)是伴隨著計算機、 集成電路、 電子系統(tǒng)的設(shè)計發(fā)展起來的 ,至今已有 30 多年的歷程 ,大致可以分為三個發(fā)展階段 ,20 世紀 70 年代的 CAD (計算機輔助設(shè)計)階段:這一階段的主要特征是利用計算機輔助進行電路原理圖編輯、PCB布線 ,使得設(shè)計師從傳統(tǒng)高度重復繁雜的繪圖勞動中解脫出來。20 世紀 80 年代的 CAED(計算機輔助工程設(shè)計)階段:這一階段的主要特征是以邏輯摸擬、 定時分析、 故障仿真、 自動布局布線為核心 ,重點解決電路設(shè)計的功能檢測等問題 ,使設(shè)計能在產(chǎn)品制作之前預知產(chǎn)品的功能與性能。20世紀 90 年代是 EDA(電子設(shè)計自動化)階段:這一階段的主要特征是以高級描述語言、 系統(tǒng)仿真和綜合技術(shù)為特點 ,采用 “自頂向下” 的設(shè)計理念 ,將設(shè)計前期的許多高層次設(shè)計由EDA工具來完成。EDA 是電子技術(shù)設(shè)計自動化 ,也就是能夠幫助人們設(shè)計電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個設(shè)計階段發(fā)揮作用 ,使設(shè)計更復雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計階段 ,可以使用 EDA 中的仿真工具論證設(shè)計的正確性。在芯片設(shè)計階段 ,可以使用EDA中的芯片設(shè)計工具設(shè)計制作芯片的版圖。在電路板設(shè)計階段 ,可以使用 EDA中電路板設(shè)計工具設(shè)計多層電路板。特別是支持硬件描述語言的 EDA 工具的出現(xiàn) ,使復雜數(shù)字系統(tǒng)設(shè)計自動化成為可能 ,只要用硬件描述語言將數(shù)字系統(tǒng)的行為描述正確 ,就可以進行該數(shù)字系統(tǒng)的芯片設(shè)計與制造。世紀 90 年代是 EDA(電子設(shè)計自動化)階段:這一階段的主要特征是以高級描述語言、 系統(tǒng)仿真和綜合技術(shù)為特點 ,采用 “自頂向下” 的設(shè)計理念 ,將設(shè)計前期的許多高層次設(shè)計由EDA工具來完成。EDA 是電子技術(shù)設(shè)計自動化 ,也就是能夠幫助人們設(shè)計電子電路或系統(tǒng)的軟件工具。該工具可以在電子產(chǎn)品的各個設(shè)計階段發(fā)揮作用 ,使設(shè)計更復雜的電路和系統(tǒng)成為可能。在原理圖設(shè)計階段 ,可以使用 EDA 中的仿真工具論證設(shè)計的正確性。在芯片設(shè)計階段 ,可以使用EDA中的芯片設(shè)計工具設(shè)計制作芯片的版圖。在電路板設(shè)計階段 ,可以使用 EDA中電路板設(shè)計工具設(shè)計多層電路板。特別是支持硬件描述語言的 EDA 工具的出現(xiàn) ,使復雜數(shù)字系統(tǒng)設(shè)計自動化成為可能 ,只要用硬件描述語言將數(shù)字系統(tǒng)的行為描述正確 ,就可以進行該數(shù)字系統(tǒng)的芯片設(shè)計與制造。EDA技術(shù)發(fā)展迅猛 ,逐漸在教學、 科研、 產(chǎn)品設(shè)計與制造等各方面都發(fā)揮著巨大的作用。在教學方面:幾乎所有理工科(特別是電子信息)類的高校都開設(shè)了 EDA 課程。主要是讓學生了解 EDA 的基本原理和基本概念、 掌握用 VHDL 描述系統(tǒng)邏輯的方法、 使用EDA工具進行電子電路課程的模擬仿真實驗。如實驗教學、課程設(shè)計、 畢業(yè)設(shè)計、 設(shè)計競賽等均可借助 CPLD/ FPGA 器件 ,使實驗設(shè)備或設(shè)計出的電子系統(tǒng)具有高可靠性 ,又經(jīng)濟、快速、 容易實現(xiàn)、 修改便利 ,同時可大大提高學生的實踐動手能力、 創(chuàng)新能力和計算機應(yīng)用能力。在科研方面:主要利用電路仿真工具進行電路設(shè)計與仿真;利用虛擬儀器進行產(chǎn)品調(diào)試;將 CPLD/ FPGA 器件的開發(fā)應(yīng)用到儀器設(shè)備中 ,CPLD/ FPGA 可直接應(yīng)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開發(fā)。傳統(tǒng)機電產(chǎn)品的升級換代和技術(shù)改造 ,CPLD/ FPGA 的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能 ,縮小體積 ,提高技術(shù)含量和產(chǎn)品的附加值。作為高等院校有關(guān)專業(yè)的學生和廣大的電子工程師了解和掌握這一先進技術(shù)是勢在必行 ,這不僅是提高設(shè)計效率的需要 ,更是時代發(fā)展的需求 ,只有掌握了 EDA 技術(shù)才有能力參與世界電子工業(yè)市場的競爭 ,才能生存與發(fā)展。隨著科技的進步 ,電子產(chǎn)品的更新日新月異 ,EDA 技術(shù)作為電子產(chǎn)品開發(fā)研制的源動力 ,已成為現(xiàn)代電子設(shè)計的核心。所以發(fā)展EDA 技術(shù)將是電子設(shè)計領(lǐng)域和電子產(chǎn)業(yè)界的一場重大的技術(shù)革命 ,同時也對電類課程的教學和科研提出了更深更高的要求。在產(chǎn)品設(shè)計與制造方面:從高性能的微處理器、 數(shù)字信號處理器一直到彩電、 音響和電子玩具電路等 ,EDA 技術(shù)不單是應(yīng)用于前期的計算機模擬仿真、 產(chǎn)品調(diào)試 ,而且也在PCB 的制作、 電子設(shè)備的研制與生產(chǎn)、 電路板的焊接、 制作過程等有重要作用?？梢哉f EDA技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。進入 21 世紀后 ,電子技術(shù)全方位納入 EDA 領(lǐng)域 , EDA使得電子領(lǐng)域各學科的界限更加模糊 ,更加互為包容 ,突出表現(xiàn)在以下幾個方面:使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能;基于 EDA工具的 ASIC設(shè)計標準單元已涵蓋大規(guī)模電子系統(tǒng)及 IP核模塊;軟硬件 IP核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域、 技術(shù)領(lǐng)域和設(shè)計應(yīng)用領(lǐng)域得到進一步確認;SOC( System - on - Chip)高效低成本設(shè)計技術(shù)的成熟。隨著半導體技術(shù)、 集成技術(shù)和計算機技術(shù)的迅猛發(fā)展 ,電子系統(tǒng)的設(shè)計方法和設(shè)計手段都發(fā)生了很大的變化。傳統(tǒng)的 “固定功能集成塊十連線” 的設(shè)計方法正逐步地退出歷史舞臺 ,而基于芯片的設(shè)計方法正成為現(xiàn)代電子系統(tǒng)設(shè)計的主流。目前, EDA產(chǎn)業(yè)正面臨一個關(guān)鍵的轉(zhuǎn)折點, 必須隨著客戶、 電子及IC設(shè)計產(chǎn)業(yè)的需求而進行調(diào)整、 改變與創(chuàng)新。SoC芯片上各種數(shù)字和模擬 IP 模塊的整合以及低功耗的要求成為新的技術(shù)難題; 同時, 驗證產(chǎn)品架構(gòu)及系統(tǒng)時, 必須應(yīng)對各種不同垂直應(yīng)用領(lǐng)域的特殊功能。電子行業(yè)發(fā)展的每一階段都因為 EDA技術(shù)有革命性的進步和突破而相應(yīng)提高了設(shè)計能力, 同時帶動了 EDA產(chǎn)業(yè)的快速發(fā)展。誠然, EDA生存必須適應(yīng)市場趨勢, 未來主要有兩大戰(zhàn)略方向:專注技術(shù)創(chuàng)新,保持領(lǐng)先地位;加強客戶合作,互利共贏;今后EDA產(chǎn)品技術(shù)創(chuàng)新的重點將會在系統(tǒng)級驗證及DFM(可制造性設(shè)計)兩大領(lǐng)域。電子產(chǎn)品市場的激烈競爭, 迫切要求電子產(chǎn)品設(shè)計工程師縮短開發(fā)周期,加快產(chǎn)品的更新?lián)Q代,設(shè)計出高可靠性、 低造價、 小體積、 強功能的高性能電子產(chǎn)品來迎接市場挑戰(zhàn)。 近年來,微處理器和存儲器芯片的性能和集成度提高非?？? 它們與標準邏輯電路( 74/ 54系列, 4000/4500系列)的技術(shù)間隙被拉得非常大。 為解決這一矛盾,產(chǎn)生了專用集成電路 ASIC ( Applica-tio n Specific Integ rated Ci r cui t ) , 目前ASIC 發(fā)展非?？? 使用ASIC 的產(chǎn)品在電氣性能、 體積、 功耗以及技術(shù)保密等方面的優(yōu)點是過去標準 IC 產(chǎn)品所無法比擬的。 ASIC 技術(shù)幾滲透到一切電子技術(shù)領(lǐng)域, 大至航天、 軍事產(chǎn)品, 小到兒童玩具。 九十年代無疑是 ASIC 技術(shù)廣泛普及、 發(fā)展的年代,它在當今激烈的技術(shù)競爭起越來越重要的作用。作為ASIC 家庭中的特殊一員的FPGA ( Field Prog rammable Gate Arr ay 現(xiàn)場可編程門陣列) , 自1985年由美國XILINX 公司發(fā)明以來,得到非常迅速的發(fā)展,由于它的諸多優(yōu)點, 日益受到系統(tǒng)設(shè)計工程師的青