第五章中央處理器56CPU實例.ppt

傳統(tǒng)CPU流水CPURISCCPU多媒體CPU,5.6CPU實例,5.6.1并行處理技術并行性的兩種含義：同時性指兩個以上事件在同一時刻發(fā)生；并發(fā)性指兩個以上事件在同一時間間隔內發(fā)生。計算機的并行處理技術概括起來主要有以下三種形式：1.時間并行時間并行指時間重疊，在并行性概念中引入時間因素，讓多個處理過程在時間上相互錯開，輪流重疊地使用同一套硬件設備的各個部分，以加快硬件周轉而贏得速度。時間并行性概念的實現(xiàn)方式就是采用流水處理部件。這是一種非常經(jīng)濟而實用的并行技術，能保證計算機系統(tǒng)具有較高的性能價格比。目前的高性能微型機幾乎無一例外地使用了流水技術。,5.6CPU實例,2.空間并行空間并行指資源重復，在并行性概念中引入空間因素，以“數(shù)量取勝”為原則來大幅度提高計算機的處理速度。大規(guī)模和超大規(guī)模集成電路的迅速發(fā)展為空間并行技術帶來了巨大生機，因而成為目前實現(xiàn)并行處理的一個主要途徑。空間并行技術主要體現(xiàn)在多處理器系統(tǒng)和多計算機系統(tǒng)。但是在單處理器系統(tǒng)中也得到了廣泛應用。3.時間并行+空間并行指時間重疊和資源重復的綜合應用，既采用時間并行性又采用空間并行性。顯然，第三種并行技術帶來的高速效益是最好的。,5.6.1并行處理技術,5.6.2流水計算機的系統(tǒng)組成1、現(xiàn)代流水計算機的系統(tǒng)組成原理如下圖所示。其中CPU按流水線方式組織，通常由三部分組成：指令部件、指令隊列、執(zhí)行部件。這三個功能部件可以組成一個3級流水線。,為了使存儲器的存取時間能與流水線的其他各過程段的速度相匹配，一般都采用多體交叉存器。執(zhí)行段的速度匹配問題：通常采用并行的運算部件以及部件流水線的工作方式來解決。方法包括：(1)將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點運算指令和浮點運算指令；(2)在浮點執(zhí)行部件中，又有浮點加法部件和浮點乘/除部件，它們也可以同時執(zhí)行不同的指令；(3)浮點運算部件都以流水線方式工作。,5.6CPU實例,5.6.2流水計算機的系統(tǒng)組成,2.流水CPU的時空圖計算機的流水處理過程非常類似于工廠中的流水裝配線。為了實現(xiàn)流水，首先把輸入的任務(或過程)分割為一系列子任務，并使各子任務能在流水線的各個階段并發(fā)地執(zhí)行。當任務連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結果，從而實現(xiàn)了子任務級的并行性。下面通過時空圖來證明這明這個結論。,5.6CPU實例,5.6.2流水計算機的系統(tǒng)組成,5.6CPU實例,圖(a)表示流水CPU中一個指令周期的任務分解。,5.6.2流水計算機的系統(tǒng)組成,5.6CPU實例,圖(b)表示非流水計算機的時空圖。8個單位時間中能執(zhí)行2條指令。,5.6.2流水計算機的系統(tǒng)組成,5.6CPU實例,圖(c)表示流水計算機的時空圖。8個單位時間中能執(zhí)行5條指令。,5.6.2流水計算機的系統(tǒng)組成,5.6.2流水計算機的系統(tǒng)組成,圖(d)表示超標量流水計算機的時空圖。當流水線滿載時，每一個時鐘周期可以執(zhí)行2條指令。(如Pentium機),具有2條以上的指令流水線,5.6CPU實例,3.流水線分類指令流水線指指令步驟的并行。將指令流的處理過程劃分為取指令、譯碼、執(zhí)行、寫回等幾個并行處理的過程段。目前，幾乎所有的高性能計算機都采用了指令流水線。算術流水線指運算操作步驟的并行。如流水加法器、流水乘法器、流水除法等?，F(xiàn)代計算機中已廣泛采用了流水的算術運算器。處理機流水線又稱為宏流水線，是指程序步驟的并行。由一串級聯(lián)的處理機構成流水線的各個過程段，每臺處理機負責某一特定的任務。數(shù)據(jù)流從第一臺處理機輸入，經(jīng)處理后被送入與第二臺處理機相聯(lián)的緩沖存儲器中。第二臺處理機從該存儲器中取出數(shù)據(jù)進行處理，然后傳送給第三臺處理機，如此串聯(lián)下去。隨著高檔微處理器芯片的出現(xiàn)，構造處理機流水線將變得容易了。處理機流水線應用在多機系統(tǒng)中。,5.6.2流水計算機的系統(tǒng)組成,4.流水線中的主要問題,流水過程中通常會出現(xiàn)以下三種相關沖突，使流水線斷流。,資源相關是指多條指令進入流水線后在同一機器時鐘周期內爭用同一個功能部件所發(fā)生的沖突。假定一條指令流水線由五段組成。由下表可以看出，在時鐘4時，I1與I4兩條指令發(fā)生爭用存儲器資源的相關沖突。,5.6.2流水計算機的系統(tǒng)組成,5.6CPU實例,4.流水線中的主要問題,兩條指令同時訪問內存發(fā)生資源相關沖突,解決資源相關沖突的辦法：一是第I4條指令停頓一拍后再啟動；二是增設一個存儲器，將指令和數(shù)據(jù)分別放在兩個存儲器中。,5.6.2流水計算機的系統(tǒng)組成,4.流水線中的主要問題,數(shù)據(jù)相關：在一個程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令，那么這兩條指令就是數(shù)據(jù)相關的。流水線中有三類數(shù)據(jù)相關沖突：寫后讀相關；讀后寫相關；寫后寫相關。,在流水計算機中，指令的處理是重疊進行的，前一條指令還沒有結束，第二、三條指令就陸續(xù)地開始工作。由于多條指令的重疊處理，當后繼指令所需的操作數(shù)，剛好是前一指令的運算結果時，便發(fā)生數(shù)據(jù)相關沖突。如下表所示，ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關沖突。兩條指令發(fā)生數(shù)據(jù)相關沖突,5.6.2流水計算機的系統(tǒng)組成,5.6CPU實例,4.流水線中的主要問題,在流水計算機中，指令的處理是重疊進行的，前一條指令還沒有結束，第二、三條指令就陸續(xù)地開始工作。由于多條指令的重疊處理，當后繼指令所需的操作數(shù)，剛好是前一指令的運算結果時，便發(fā)生數(shù)據(jù)相關沖突。如下表所示，ADD指令與SUB指令發(fā)生了數(shù)據(jù)相關沖突。兩條指令發(fā)生數(shù)據(jù)相關沖突,5.6.2流水計算機的系統(tǒng)組成,5.6.3PentiumCPU,1.Pentium的技術性能pentium是Intel公司生產(chǎn)的超標量流水處理器，早期使用5V工作電壓，后期使用3.3V工作電壓。CPU的主頻是片外主總線時鐘頻率(60MHz或66MHz)的倍頻，有120，166，200MHz等多種。CPU內部的主要寄存器寬度為32位，故認為它是一個32位微處理器。但它通向存儲器的外部數(shù)總線寬度為64位，每次總線操作可以同時傳輸8個字節(jié)。以主總線(存儲器總線)時鐘頻率66MHz計算，64位數(shù)據(jù)總線可使CPU與主存的數(shù)據(jù)交換速率達到528MB/s。CPU支持多種類型的總線周期，其中一種稱猝發(fā)模式，在此模式下，可在一個總線周期內讀出或與入256位(32字節(jié))的數(shù)據(jù)。,5.6CPU實例,5.6CPU實例,5.6.3PentiumCPU,CPU外部地址總線寬度是36位，但一般使用32位寬，故物理地址空間為4096MB(4GB)。虛擬地址空間為64TB，分頁模式除支持4KB頁面外(與486相同)，還支持2MB和4MB頁面。其中2MB頁面的分頁模式必須使用36位地址總線。CPU內部分別設置指令cache和數(shù)據(jù)cache，外部還可接L2cache。CPU采用U，V兩條指令流水線，能在一個時鐘周期內發(fā)射兩條簡單的整數(shù)指令，也可發(fā)射一條浮點指令。操作控制器采用硬布線控制和微程序控制相結合的方式。pentium具有非固定長度的指令格式，9種尋址方式，191條指令，但是在每個時鐘周期又能執(zhí)行兩條指令。因此它具有CISC和RlSC兩者的特性，不過具有的CISC特性更多一些，因此被看成為一個CISC結構的處理器。以CISC結構實現(xiàn)超標量流水線，并有BTB方式的轉移預測能力，堪稱為當代CISC機器的經(jīng)典。,5.6.3PentiumCPU,(1)超標量流水線(2)指令cache和數(shù)據(jù)cache(3)浮點運算部件(4)動態(tài)轉移預測技術,5.6CPU實例,5.6.3PentiumCPU,5.6.3PentiumCPU,RISC的三個要素是：(1)一個有限的簡單的指令集；(2)CPU配備大量的通用寄存器；(3)強調對指令流水線的優(yōu)化。,5.6CPU實例,5.6.4RISCCPU,5.6CPU實例,基于三要素的RISC機器的特征是：(1)使用等長指令，目前的典型長度是4個字節(jié)。(2)尋址方式少且簡單，一般為23種，最多不超過4種，絕不出現(xiàn)存儲器間接尋址方式。(3)只有取數(shù)指令、存數(shù)指令訪問存儲器。指令中最多出現(xiàn)RS型指令，絕不出現(xiàn)SS型指令。(4)指令集中的指令數(shù)目一般少于100種，指令格式一般少于4種。(5)指令功能簡單，控制器多采用硬布線方式，以期更快的執(zhí)行速度。(6)平均而言，所有指令的執(zhí)行時間為一個處理時鐘周期。(7)指令格式中用于指派整數(shù)寄存器的個數(shù)不少于32個，用于指派浮點數(shù)寄存器的個數(shù)不少于16個。(8)強調通用寄存器資源的優(yōu)化使用。(9)支持指令流水并強調指令流水的優(yōu)化使用。(10)RlSC技術的復雜性于它的編譯程序，因此軟件系統(tǒng)開發(fā)時間比CISC機器長。,5.6CPU實例,5.6.4RISCCPU,5.6CPU實例,5.6.5多媒體CPU,多媒體技術解決的主要問題有：圖像與聲音的壓縮技術適應多媒體技術的軟件技術計算機系統(tǒng)結構方面的技術第一，選擇專用芯片和專插卡來擴充功能，如聲卡、視頻卡、網(wǎng)卡、內接或外接調制解調器。第二，進一步改善總線的結構和性能，如加寬系統(tǒng)總線，提高時鐘速率。第三，將一些重要的多媒體技術融合到CPU芯片或設片全新的多媒體CPU芯片。,5.6CPU實例,5.6CPU實例,MMX是一種多媒體擴展結構技術，它極大提高了計算機在多媒體和通信應用方式的功能。MMX技術集成到新一代pentiumCPU時，主要體現(xiàn)在：采用4種新的數(shù)據(jù)類型使用8個64位寬的MMX寄存器增設57條新指令。,5.6.5多媒體CPU,英國ARM公司是全球領先的16/32位嵌入式RISC微處理器解決方案的供應商，向全球各大領先電子公司提供高性能、低成本和高效率的RISC處理器、外設和系統(tǒng)芯片技術授權。ARM還為開發(fā)完整系統(tǒng)提供綜合技術支持。ARM的微處理器核技術廣泛用于便攜式通信產(chǎn)品、手持運算、多媒體和嵌入式解決方案等領域，已成為RISC標準。,5.6.5多媒體CPU,英文縮寫為AdvancedRISCMachineARM是一種通用的32位RISC處理器32位是指處理器的外部地址和數(shù)據(jù)總線是32位的，相比16位的同頻處理器性能更強大。RISC是一種指令集，也指采用該指令集的處理器，英文縮寫：ReducedInstructionSetComputer,相比CISC代碼效率更高。ARM是一種功耗很低的高性能處理器,5.6.5多媒體CPU,ARM本質上并不是一種芯片，而是一種芯片結構技術，不涉及到芯片生產(chǎn)工藝。授權生產(chǎn)ARM結構芯片的公司采用不同的半導體技術，面對不同的應用進行擴展和集成，標有不同系列號。ARM是一種可擴展，可移植、可集成的處理器。ARM內核有四個功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。ARM7TDMI-S給用戶預留出功能擴展接口。,5.6.5多媒體CPU,ARM7的特點：ARM7采用ARMV4T（Newman）結構，三級流水，平均功耗0.6mW/MHz，時鐘速度66MHz，ARM內核的四個功能模塊：T：Thumb，即32位模式下的16位指令集，可以在兼顧性能的同時減少代碼尺寸。D：Debug，在內核中放置了用于調試的結構，接口形式為JTAG（JointTestActionGroup）。M：Multiplier，指8位乘法器。I：EmbeddedICELogic，指用于實現(xiàn)斷點觀測及變量觀測的邏輯電路部分。,ARM9的特點：ARMV4T（Harvard）結構，五級流水，指令與數(shù)據(jù)分離的Cache，平均功耗0.7mW/MHz，時鐘為120MHz-200MHzARM10的特點：采用ARMV5T結構，六級流水處理，時鐘速度300MHz，性能約為ARM9的兩倍。,5.6.5多媒體CPU,ARM的應用范圍嵌入式控制汽車、電子設備、保安設備、大容量存儲器、調制解調器、打印機。數(shù)字消費產(chǎn)品數(shù)碼相機、數(shù)字式電視機、游戲機、GPS、機頂盒便攜式產(chǎn)品手提式計算機、移動電話、PDA關于THUMB指令集ARM7TDMI可以使用兩套指令集標準32位ARM指令集16位的THUMB指令集兩套指令集可以交*編譯和連接,5.6.5多媒體CPU,THUMB的特點THUMB是對32位寄存器操作的16位指令集與32位ARM指令集相比代碼尺寸更小，更適合嵌入式應用。因為是對32位結構的CPU操作，所以比純16位的指令集效率更高。與其它32位下的16位指令集相比，它還可以切換到32位ARM指令集并全速執(zhí)行。,5.6.5多媒體CPU,HT技術是超線程技術，HT技術是在處理器實現(xiàn)2個邏輯處理器，是充分利用處理器資源，雙核心處理器是集成2個物理核心，是實際意義上的雙核心處理器。雙核處理器(DualCoreProcessor)：雙核處理器是指在一個處理器上集成兩個運算核心，從而提高計算能力?！半p核”的概念最早是由IBM、HP、Sun等支持RISC架構的高端服務器廠商提出的。,5.6.5多媒體CPU,雙核與雙芯(DualCorePKDualCPU)：AMD和Intel的雙核技術在物理結構上也有很大不同之處。AMD將兩個內核做在一個Die（晶元）上，通過直連架構連接起來，集成度更高。Intel則是將放在不同Die（晶元）上的兩個內核封裝在一起，因此有人將Intel的方案稱為“雙芯”，認為AMD的方案才是真正的“雙核”。從用戶端的角度來看，AMD的方案能夠使雙核CPU的管腳、功耗等指標跟單核CPU保持一致，從單核升級到雙核，不需要更換電源、芯片組、散熱系統(tǒng)和主板，只需要刷新BIOS軟件即可，這對于主板廠商、計算機廠商和最終用戶的投資保護是非常有利的?？蛻艨梢岳闷洮F(xiàn)有的90納米基礎設施，通過BIOS更改移植到基于雙核心的系統(tǒng)。,5.6.5多媒體CPU,討論課論題(IssuesforSeminar),CP