四位數(shù)值比較器

1、四位數(shù)值比較器班級(jí)： 電子信息工程（2）班 姓名： 林賢款 學(xué)號(hào)： Xb 時(shí)間： 2015.122015.12 一、實(shí)驗(yàn)?zāi)康摹?、設(shè)計(jì)四位二進(jìn)制碼比較器，并在QuantusII上進(jìn)行仿真。2、掌握VHDL設(shè)計(jì)實(shí)體的基本結(jié)構(gòu)及文字規(guī)則。二、實(shí)驗(yàn)要求。1、用VHDL語(yǔ)言編寫(xiě)四位二進(jìn)制碼比較器的源文件；2、對(duì)設(shè)計(jì)進(jìn)行仿真驗(yàn)證；三、實(shí)驗(yàn)原理。本實(shí)驗(yàn)實(shí)現(xiàn)要實(shí)現(xiàn)兩個(gè)4位二進(jìn)制碼的比較器。即當(dāng)輸入為兩個(gè)4位二進(jìn)制碼 和 時(shí), 輸出為M（A=B）,G（AB）和L（AB時(shí)，G處接的二極管亮；當(dāng)AnewVHDLfile），新建完成之后要先保存。4、編寫(xiě)程序（原程序如下a所述）。5、檢查語(yǔ)法（點(diǎn)擊工具欄的這個(gè)按鈕

2、)。6、鎖定引腳，點(diǎn)擊工具欄的（如下管腳分配所述）。六、實(shí)驗(yàn)結(jié)果。1、編譯結(jié)果無(wú)誤圖。2、仿真波形圖： 當(dāng)=1011，=1101時(shí)，AB，L為高電平，即L=1。3、管腳分配圖。 查找開(kāi)發(fā)板管腳分配圖，按照規(guī)定給相應(yīng)輸入輸出端分配管腳，分配要合理、方便觀察結(jié)果。七、實(shí)驗(yàn)心得。本次實(shí)驗(yàn)中，自己進(jìn)一步理解了比較器的原理。當(dāng)A、B輸入端分別輸入任意的電平時(shí)，會(huì)進(jìn)行一個(gè)比較。若AB時(shí)，則G輸出端接的發(fā)光二極管亮；A=B時(shí)，則M輸出端接的發(fā)光二極管亮。輸出結(jié)果要寫(xiě)一個(gè)完整的，健壯的程序，必須考慮完全，并且要使程序的可綜合性強(qiáng)，最主要的一點(diǎn)是要勤動(dòng)手，多寫(xiě)程序，多思，才能有所提高。知道了學(xué)以致用的重要性，學(xué)

3、的很多知識(shí)不運(yùn)用不能是真正的掌握，這一點(diǎn)在我身上很是有所體現(xiàn)。四位比較器VHDL源文件：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;entitycomp4isport(A:instd_logic_vector(3downto0);B:instd_logic_vector(3downto0);M,G,L:outstd_logic);endcomp4;architecturebehaveofcomp4isbeginp1:process(A,B)beginif(AB)thenG=1;M=0;L=0;elsif(AB)thenG=0;M=0;L=1;elsif(A=B)t