新型高密度1S1R結(jié)構(gòu)阻變存儲器件概述

1、新型高密度1S1R結(jié)構(gòu)阻變存儲器件概述隨著現(xiàn)代半導體工藝的技術(shù)進步， Flash 存儲器開始遇到技術(shù)瓶頸， 新型存 儲器應運而生。與其他幾種新型的非易失性存儲器相比，阻變存儲器（ RRAM 或 ReRAM）因其具有結(jié)構(gòu)簡單、訪問速度快等優(yōu)勢， 成為下一代非易失性存 儲器的有力競爭者之一?；谧枳兇鎯ζ鞯慕徊骊嚵惺亲枳兇鎯ζ鲗崿F(xiàn)高密度存儲最簡單、最有效的方法。而僅由阻變存儲單元構(gòu)成的交叉陣列由于漏電通道而存在誤讀現(xiàn)象。為了解決誤讀現(xiàn)象，通常需要在每個存儲單元上串聯(lián)一個選擇器構(gòu)成1S1R結(jié)構(gòu)。對由阻變存儲單元和選擇器構(gòu)成的1S1R結(jié)構(gòu)的研究進展進行綜述分析是一項有意義的工作，因此本論文主要對1S1

2、R結(jié)構(gòu)的阻變存儲器件的研究進展進行概述。關(guān)鍵詞：阻變存儲器，交叉陣列，選擇器，1S1R目 錄中文摘要I英文摘要II第一章 緒論11.1 阻變存儲器11.1.1 RRAM基本結(jié)構(gòu)11.1.2 RRAM技術(shù)回顧11.2 交叉陣列匯中的串擾問題31.3 本論文的研究意義及內(nèi)容31.3.1 研究意義31.3.2 研究內(nèi)容3第二章 RRAM的集成選擇器的集成方式52.1 有源陣列52.2 無源陣列5第三章 RRAM的集成選擇器的類型63.1 1T1R63.2 1D1R63.3 1S1R83.4 back to back結(jié)構(gòu)103.5 具有自整流特性的1R結(jié)構(gòu)11第四章 1S1R結(jié)構(gòu)阻變存儲器件研究進展1

3、3第五章 總結(jié)與展望145.1 論文總結(jié)145.2 未來工作展望14第一章 緒論1.1 阻變存儲器1.1.1 RRAM基本結(jié)構(gòu)阻變存儲器（Resistive Random Access Memory,RRAM）和相變存儲器的原理有點相似，在電激勵條件下，利用薄膜材料，薄膜電阻在高阻態(tài)和低阻態(tài)間相互轉(zhuǎn)換，這樣子就能實現(xiàn)數(shù)據(jù)存儲1-2。RRAM結(jié)構(gòu)如圖1.1所示，像個三明治的，其中上電極、中電阻轉(zhuǎn)變功能層、下電極分別為金屬材料、半導體材料和金屬材料，下電極也可以是導電的半導體襯底。根據(jù)不同情況，RRAM電阻的轉(zhuǎn)變特性可分為：單極性轉(zhuǎn)變（Unipolar）、雙極性轉(zhuǎn)變（Bipolar）和無極性轉(zhuǎn)變（

4、Nonpolar）1。圖1.1 RRAM基本結(jié)構(gòu)圖1.1.2 RRAM技術(shù)回顧RRAM的存儲機制是非電荷存儲機制，和傳統(tǒng)浮柵型Flash的不同，可有效避免Flash因隧穿氧化層變薄引起的電荷泄漏，還有一些優(yōu)點，操作電壓低、操作速度快、保持時間長、非破壞讀取、多值存儲和CMOS工藝兼容1-3。至今，已經(jīng)報道出越來越多的有著電阻轉(zhuǎn)變現(xiàn)象的材料，其中，部分的二氧化物和現(xiàn)代CMOS工藝兼容，很受半導體產(chǎn)業(yè)界的關(guān)注3-4。由于多種瓶頸，F(xiàn)lash存儲器被限制了進一步發(fā)展。作為替代，很多的新興NVM器件得到了廣泛關(guān)注5-6，有鐵電隨機存儲器（FRAM）7、磁阻存儲器（MRAM）8、相變存儲器（MRAM）9

5、。然而，F(xiàn)RAM存儲容量小10、其材料和傳統(tǒng)CMOS工藝無法兼容；MRAM工藝很復雜，磁性材料和傳統(tǒng)的COMS工藝兼容性不好；PRAM擦除時還需求很大的電流，這些缺點很大程度上制約了FRAM、MRAM、PRAM的發(fā)展。相比較來說，RRAM就具有很多的優(yōu)點，完全能替代其他器件成為通用的存儲器，詳見表1.1。表 1.1 各種存儲器的比較11-12特性DRAMSRAMFLASHPRAMMRAMRRAM每位成本低高中低中很低單元尺寸(F2)6-1250-807-115-8-4耐久性105102109縮小限制電容6T隧穿氧化層電流電流光刻多值存儲否否是是否是與COMS兼容性差好中好中好讀時間50ns8n

6、s50ns20ns10ns20ns寫/擦時間50ns/50ns8ns/8ns1s/1-100ms10ns/50ns30ns/30ns10ns/10ns讀信號動態(tài)范圍100-200mV100-200mVDelta Current10X-100X20-40%10X-1000X特性DRAMSRAMFLASHPRAMMRAMRRAM編程電壓較低較低高-中等低編程功耗中中高較低高低單元晶體管數(shù)1T6T1T1T1T0T/1T不揮發(fā)性否否是是是是阻變現(xiàn)象早在1962年就被發(fā)現(xiàn)，Hickmott首次報道了Al/Al2O3/Al薄膜在不同電壓激勵下會有電阻變化13。之后幾年中又有人在Nio和Cu2O里看到了電阻

7、轉(zhuǎn)變14-16。Sharp公司在2002年IEDM會議上報道基于Pr0.7Ca0.3MnO3(PCMO)薄膜材料的RRAM器件17，后來的IEDM會議上又有韓國三星電子、Hittachi、美國Spansion、Infineon、Panasonic等等一些先進半導體公司報道了探究基于其他材料體系的RRAM器件18-29。作為主要半導體存儲器消費市場，中國也有很多研究機構(gòu)加入此研究行列，中國科學院微電子所、復旦大學、清華大學、和北京大學等研究機構(gòu)都加入此研究行列30-32。迄今所知的可實現(xiàn)電阻可逆轉(zhuǎn)化的材料很多很多，主要是鈣鈦礦氧化物11,33、過渡金屬氧化物34-36、固態(tài)電解質(zhì)材料37、有機材

8、料38-39還有一些其他材料。1.2 交叉陣列匯中的串擾問題圖1.2 交叉陣列結(jié)構(gòu)中的串擾問題40交叉陣列結(jié)構(gòu)因為其有最小的單元面積4F2，所以是存儲器最經(jīng)濟的繼承方式41。不過阻變存儲器在低阻態(tài)的I-V特性曲線幾近線性而且對稱42-45，如圖1.2所示，按道理讀取右下角高阻單元時，電流應該會是很小的，但是由于其他的三個單元處于低阻態(tài)，電流沿著這三個存儲器單元時形成一條漏電的通道，形成較大的干擾電流，造成誤讀，這就是串擾46。為了解決這種現(xiàn)象，需要在每個存儲單元上串聯(lián)一個選擇器構(gòu)成1S1R結(jié)構(gòu)。1.3 本論文的研究意義及內(nèi)容1.3.1 研究意義電荷俘獲型存儲器逐漸走向物理尺寸極限，國內(nèi)外科研人

9、員紛紛采用新型的存儲機制取代浮柵結(jié)構(gòu)，設計出全新的非揮發(fā)存儲器來代替flash存儲技術(shù)。其中，阻變存儲器(RRAM)具有MIM簡單器件結(jié)構(gòu)，制備工藝與傳統(tǒng)CMOS工藝技術(shù)完美兼容，交叉陣列結(jié)構(gòu)面積小，在高密度存儲方面具有明顯優(yōu)勢。HP、 Samsung、 IBM等國際著名存儲器公司也正在大力推進阻變存儲技術(shù)，但阻變存儲器距離實用化和商品化的路途還比較遙遠，還存在一系列關(guān)鍵問題沒有解決，其中最主要的是無源交叉陣列中的串擾問題，在每個存儲單元上串聯(lián)一個選擇器構(gòu)成1S1R結(jié)構(gòu)有利于抑制串擾問題。本論文主要是對由阻變存儲單元和選擇器構(gòu)成的1S1R結(jié)構(gòu)的研究進展進行綜述分析，這是一項很有意義的工作。1.

10、3.2 研究內(nèi)容本論文分為四章，分別為：第一章 主要介紹RRAM。首先介紹了RRAM的結(jié)構(gòu)；接著回顧了RRAM的發(fā)展歷程；然后闡述了RRAM相對其他新型非揮發(fā)性存儲器的優(yōu)勢；接著又對交叉陣列中的串擾問題進行綜述；最后指出了本論文的研究意義。第二章 主要介紹了RRAM的集成選擇器的集成方式。第三章 主要介紹了RRAM的集成選擇器的類型，并詳細介紹了每種結(jié)構(gòu)抑制串擾問題的方式，以及每種選擇器的性能參數(shù)對交叉陣列大小的影響。第四章 主要介紹1S1R結(jié)構(gòu)阻變存儲器件研究進展第五章 總結(jié)全文工作并對RRAM未來發(fā)展進行了展望。第二章 RRAM的集成選擇器的集成方式阻變存儲器的集成分為兩種：有源陣列和無源

11、陣列。2.1 有源陣列有源陣列，是將一個晶體管和阻變存儲器串聯(lián)形成，即1T1R結(jié)構(gòu)，陣列結(jié)構(gòu)有NOR和NAND。2.2 無源陣列無源陣列，存儲單元中無有源器件，如圖2.2(a)所示，結(jié)構(gòu)很簡單，存儲密度很高，每個存儲單元的最小面積只有4F2，因為其中由相互交叉即上下兩排相互垂直的字線、位線構(gòu)成的上下電極就是一個存儲單元，做成3D堆疊結(jié)構(gòu)的話，即進行3D集成，這樣一來每個存儲單元的有效單元面積為4F2/N，那么其存儲密度將會倍增47，如圖2.2(b)所示。再者，無源交叉陣列的RRAM制備工藝非常簡單，RRAM在后端制程中制備，CMOS電路在前端制程中完成的，這樣一來CMOS電路制造和RRAM制備

12、完全分離開來，提高了芯片的成品率，同時也降低了成本。所以說，從這兩個角度無論哪個考慮，無源交叉陣列都是RRAM集成的最佳方式，這也被認為是目前存儲器件最經(jīng)濟的繼承方式48。考慮到串擾問題，發(fā)展處基于以下幾種結(jié)構(gòu)的無源交叉陣列：1D1R結(jié)構(gòu)、1S1R結(jié)構(gòu)、back to back結(jié)構(gòu)、以及具有自整流特性的1R結(jié)構(gòu)。對每種結(jié)構(gòu)中與阻變存儲單元集成的選擇器類型以及每種結(jié)構(gòu)的特點進行概述。圖2.2 無源交叉陣列的結(jié)構(gòu)示意圖第三章 RRAM的集成選擇器的類型3.1 1T1R串聯(lián)一個MOSFET作為形成1T1R結(jié)構(gòu)(one transistor one resistor)，這是一種有源陣列結(jié)構(gòu)，如圖3.1

13、所示，在集成陣列中利用字線和位線達到選通存儲單元目的49。圖3.1 有源陣列基本結(jié)構(gòu)示意圖50W.W.Zhuang等人在2002年IEDM上首次報道了采用0.5mCMOS工藝制備的基于1T1R結(jié)構(gòu)的存儲容量為64bit的RRAM陣列17。1T1R的原理是這樣的，首先T是個選通存儲單元，對阻變存儲器單元進行操作的時候晶體管導通，其他的阻變存儲器單元的晶體管是關(guān)閉狀態(tài)，避免了對周圍的存儲單元產(chǎn)生干擾，有效避免了串擾現(xiàn)象。且場效應晶體管可以提供比較大的編程電流加快速度。1T1R陣列中，選擇晶體管的大小決定了每個存儲單元所占據(jù)的面積。所以，及時假設在特定技術(shù)節(jié)點下最小的選擇晶體管能夠提供足夠大的驅(qū)動電

14、流讓RRAM單元發(fā)生電阻轉(zhuǎn)變，這樣下來每個存儲單元的面積就為6F251。所以，1T1R中選擇晶體的類型影響著交叉陣列的存儲密度。Wang等人52利用了雙極結(jié)型晶體管(BJT)代替了場效應晶體管(MOSFET)53，BJT和RRAM串聯(lián)后的存儲單元有效面積只有4F2，是因為BJT的多發(fā)射極共用了相同的基極和集電極，這樣下來有源交叉陣列的存儲密度就得到了大大的增加。1T1R在工藝方面也有缺點，在制作時，晶體管是在前端制程完成的，而阻變存儲器卻是在后端制程中完成的，盡管密度有所增加，但是工藝集成方面要考慮熱預算，不可有太高的工藝溫度。3.2 1D1R在每個阻變存儲器上串聯(lián)一個二極管，構(gòu)成1D1R存儲

15、單元，這樣一來每個存儲單元都具有整流特性，既不影響陣列的存儲密度，又能避免未選中單元引起的串擾現(xiàn)象。如圖3.2所示，為1D1R結(jié)構(gòu)，每個阻變存儲器件都有一個二極管與之相連，每個存儲單元都有整流特性，這樣一來，(1,1)器件為高阻狀態(tài)，其他三個與之相鄰的器件都為低阻狀態(tài)，在(1,1)上加讀電壓時，電流也是通過(1,1)進行引導的，避免了串擾現(xiàn)象。圖3.2 1D1R存儲單元讀取高阻態(tài)器件的電流通路示意圖為了能夠應用在3D阻變存儲交叉陣列結(jié)構(gòu)中，對串聯(lián)二極管的性能有著一定的要求：正向電流大、整流比高、制備溫度要低、3D集成性、與CMOS技術(shù)兼容等54-55。其中交叉陣列實現(xiàn)高信號讀取余度和高集成密度

16、的關(guān)鍵因素是大的正向電流密度和高的整流比55。不同的材料制備的二極管在1D1R中影響又有所不同，目前應用的二極管主要類型有基于硅材料的二極管56-57、基于氧化物的二極管58-61和基于聚合物的二極管62-63。圖3.3為硅襯底形成pn結(jié)開關(guān)二極管64。但是它的占用面積很大，要求高溫工藝。后來Lee等65提出用氧化物二極管的1D1R單元結(jié)構(gòu)，可實現(xiàn)疊置的三維立體集成，實現(xiàn)高密度存儲。但是氧化物二極管的正向電流密度比硅二極管要低，如圖3.4所示，是一個兩層疊置的氧化物二極管1D1R單元，要選擇合適的二極管，以便提高正向電流密度65-66。圖3.3 硅二極管的1D1R單元64圖3.4 兩層疊置的氧

17、化物二極管1D1R單元65-66目前，無源交叉陣列中，提高二極管的整流比、電流密度以及降低制備溫度才是研究重點，這樣才能有效抑制器件間的串擾并給RRAM讀寫提供夠大的電流。圖3.5中給出的事目前研究出的可用于1D1R集成的整流二極管器件性能參數(shù)。圖3.5 已報道出的部分可用于1D1R集成的整流二極管性能參數(shù)3.3 1S1R將一個電學特性對稱的非線性電阻和阻變存儲器串聯(lián)在一起，就構(gòu)成了1S1R結(jié)構(gòu)。在2011年，Jiun-Jia Huang80等人將Ni/TiO/Ni當做一個選通管，其中Ni/TiO/Ni是一個電學特性對稱的非線性電阻，然后將之與阻變存儲器串聯(lián)，圖3.6是其電學特性，當VSet大

18、于選通管的開啟電壓Vth時，存儲器從高阻態(tài)變?yōu)榈妥钁B(tài)；電流回流，VSet107A/cm2，選擇容量為104左右大小，耐久性很不錯，可持續(xù)1010個循環(huán)，完全可以在3D集成的雙極性阻變存儲器件陣列中應用開。而且如圖3.7所示，在1/2Vread下，其漏電電流比未串聯(lián)選通管的存儲器1R減小了104倍。圖3.7 在1/2Vread下， 1S1R與1R漏電電流的比較1S1R結(jié)構(gòu)存在的問題是非線性系數(shù)低，集成過程中影響了交叉陣列的大小。所以目前發(fā)展1S1R結(jié)構(gòu)的主要方向是尋找非線性系數(shù)大的對稱型非線性電阻。表3.1是在部分報道出的不同選擇器的參數(shù)性能。表3.1 部分報道出的不同選擇器的參數(shù)性能Techn

19、ologyOn Current Density(MA/cm2)On/Off RatioVoltage design abilitySwitching SpeedTechnology MatutityNi/TiO2/Ni610-4104P/NRNRLowTaN/SiNx/TaN70.1150P/NR0.02500-5000NRNRHighTechnologyOn Current Density(MA/cm2)On/Off RatioVoltage design abilitySwitching SpeedTechnology MatutityVO2 MIT10150NR1250-4700Yes8F2場效應晶體管無高1BJT1