廈大數(shù)電實(shí)驗(yàn)十五

1、實(shí)驗(yàn)十五集成二五 十計(jì)數(shù)器應(yīng)用實(shí)驗(yàn)?zāi)康?. 掌握集成二五十進(jìn)制計(jì)數(shù)器的邏輯功能;2. 學(xué)會(huì)集成二五十進(jìn)制計(jì)數(shù)器的應(yīng)用。二、實(shí)驗(yàn)原理1集成二五十進(jìn)制計(jì)數(shù)器7490簡介：集成二五十計(jì)數(shù)器內(nèi)部電路如圖 1所示，由四個(gè)J、K觸發(fā)器組成。其中 FF0為F為T 觸發(fā)器，在 CP0作用下，Q0完成以為二進(jìn)制計(jì)數(shù)；FF3FF1組成異步五進(jìn)制計(jì)數(shù)器，在 CP1作用下，Q3Q2Q1按421碼完成五進(jìn)制計(jì)數(shù)；在計(jì)數(shù)基礎(chǔ)上，集成計(jì)數(shù)器還附加S91、S92兩個(gè)置9功能端和R01、R02兩個(gè)置0功能端。2.集成二五十進(jìn)制計(jì)數(shù)器7490功能表:S91S92R01R02CP0CP1Q3*Q2*Q1*Q0*01XX00001X

2、XX100100下降沿0Q3Q2Q101000下降沿000100(421碼五進(jìn)制加法)Q03.集成二五十進(jìn)制計(jì)數(shù)器7490的應(yīng)用:(1)構(gòu)成8421BCD十進(jìn)制加法異步計(jì)數(shù)器:(2)構(gòu)成5421BCD十進(jìn)制加法異步計(jì)數(shù)器:(3)構(gòu)成模10以內(nèi)任意進(jìn)制計(jì)數(shù)器:反饋置0法：由于集成二 五十計(jì)數(shù)器具有附加異步“入 1”復(fù)位端R01、R02,因此在 將集成計(jì)數(shù)器構(gòu)成模 10計(jì)數(shù)器基礎(chǔ)上，適當(dāng)利用計(jì)數(shù)器輸出反饋回R01、R02，使計(jì)數(shù)器進(jìn)入反饋端輸出1狀態(tài)時(shí)，計(jì)數(shù)器復(fù)位，達(dá)到改變計(jì)數(shù)器計(jì)數(shù)時(shí)序，完成模10內(nèi)任意進(jìn)制計(jì)數(shù)功能。反饋置9法：由于集成二五十計(jì)數(shù)器具有附加異步“入 1”置9端S91、S92，因此

3、在 將集成計(jì)數(shù)器構(gòu)成模 10計(jì)數(shù)器基礎(chǔ)上，適當(dāng)利用計(jì)數(shù)器輸出反饋回S91、S92，使計(jì)數(shù)器進(jìn)入反饋端輸出1狀態(tài)時(shí)，計(jì)數(shù)器置 9,達(dá)到改變計(jì)數(shù)器計(jì)數(shù)時(shí)序，完成模10內(nèi)任意進(jìn)制計(jì)數(shù) 功能。三、實(shí)驗(yàn)儀器1示波器1臺2函數(shù)信號發(fā)生器1臺3數(shù)字萬用表1臺4多功能電路實(shí)驗(yàn)箱1臺四、實(shí)驗(yàn)內(nèi)容1.設(shè)計(jì)模6計(jì)數(shù)器在8421BCD十進(jìn)制加法異步計(jì)數(shù)器上，利用”反饋置 0法”設(shè)計(jì)模6計(jì)數(shù)器，并自擬實(shí)驗(yàn) 步驟用單脈沖作為時(shí)鐘進(jìn)行驗(yàn)證；然后用10kHz的TTL信號作為時(shí)鐘，用雙線示波器觀察并記錄 CP0、Q3、Q2、Q1、Q0 波形。設(shè)計(jì)電路圖如下：CP0、Q3、Q2、Q1、Q0 波形圖如下:輸出為0000，0001，

4、0010，0011，0100，0101循環(huán)，說明設(shè)計(jì)正確。2.設(shè)計(jì)模七計(jì)數(shù)器在5421BCD十進(jìn)制加法異步計(jì)數(shù)器上，利用”反饋置 9法”設(shè)計(jì)模7計(jì)數(shù)器，并自擬實(shí)驗(yàn) 步驟用單脈沖作為時(shí)鐘進(jìn)行驗(yàn)證；然后用10kHz的TTL信號作為時(shí)鐘，用雙線示波器觀察并記錄 CP0、Q3、Q2、Q1、Q0 波形。設(shè)計(jì)電路圖如下：輸出為 0000, 0001，0010，0011，0100，1000，1100 循環(huán)，說明設(shè)計(jì)正確。3.設(shè)計(jì)24進(jìn)制計(jì)數(shù)器（8421BCD）設(shè)計(jì)電路圖如下：4.設(shè)計(jì)60進(jìn)制計(jì)數(shù)器（8421BCD ）設(shè)計(jì)電路圖如下：11$牡 QUS 匈 6P1 L GftI甲1普年彳嚴(yán)J丨 #8 丄Y7Y6Y5Y4Y3Y2Y1Y0即為所求。五、實(shí)驗(yàn)小結(jié)通過這次實(shí)驗(yàn)，我掌握了集成二五十進(jìn)制計(jì)數(shù)器的邏輯功能，學(xué)會(huì)了集成二五十進(jìn)制計(jì)數(shù)器的應(yīng)用。實(shí)驗(yàn)內(nèi)容比較簡單，只需要認(rèn)真連接電路即可，線路并不復(fù)雜。其中示波器依舊選擇外觸發(fā)，接在邊沿最少的輸出端。 如模6可接在Q1Q2處，模7可接在Q0Q2處。 實(shí)驗(yàn)中示波器顯示會(huì)遇到少一個(gè) 0的情況，比如模7中Q1