具有恒定跨導的RAIL-TO-RAILCMOS運算放大器設計指導

1、具有恒定跨導的 Rail-to-Rail CMOS 運算放大器設計指導 陳斯 （ 徐州師范大學物理系電子科學教研室 ） 注：文章中有很多關于 MOS 方面的基礎知識，可能對于你們來說比較陌生，可以去找一些 關于這方面的書籍看看。 下學期我會給你們做專門的講解的。 你們先作個大概的了解， 并確 定具體的方向。 1 引 言 近年來， 隨著集成電路工藝尺寸的不斷減小， 低電壓的發(fā)展趨勢越來越快。 下圖為半導 體工藝與電源電壓的關系。 從圖中可以看出， 電壓隨著工藝最小尺寸的減小而不斷降低。 電 壓減小的原因是因為尺寸的減小導致了器件的擊穿電壓的減小。 此外數(shù)字電路的功耗正比于 電源電壓的平方，因此，

2、為了減小功耗必須降低電源的電壓。但是從模擬電路設計者來看， 電源電壓的減小會導致模擬信號動態(tài)范圍的減小。 如果 MOS管的域值電壓隨著電源的降低而 等比減小的話， 動態(tài)范圍就不會受到嚴重的影響。 但由于數(shù)字邏輯的原因， 域值電壓不能大 幅地減小 ，所以低電壓會對電路的設計帶來一定的影響。 2 一般原理 在模擬電路和數(shù)?；旌想娐分?， 對于低電壓的追求逐漸成為集成電路的一種時尚。 然而 低電壓導致了運算放大器輸入共模范圍的降低，傳統(tǒng)的PMOS或NMOS 差分對輸入已不能滿 足大的輸入共模范圍的要求。 為解決這一瓶頸， rail-to-rail 運算放大器隨之而產(chǎn)生。 通常的 Rail-to-Rai

3、l 運放采用兩級結 構，運放的輸出級可以采用簡單的 class-A 或class-AB 來實現(xiàn)，難點在于輸入級的設計。輸入 級一般采用 PMOS和NMOS 并聯(lián)的互補差分結構，但其跨導在整個共模輸入范圍內變化兩 倍。這種跨導的變化不僅影響環(huán)路的增益 , 也會影響運放的頻率補償。同時，由于輸入信號 是 rail-to-rail ，具有很高的信噪比， 因此要求整個 rail-to-rail 運放的輸入級保持恒定的跨導 (gm)。 一般來說，運算放大器的輸入級都采用差分放大器的輸入模式。在 CMOS 工藝中，差分 放大器可以通過 PMOS或NMOS的差分對來實現(xiàn)。 如圖1，這是一個采用 NMOS 差

4、分對作為輸 入級的電路。從圖中可以得到， NMOS 差分對的共模輸入范圍為 VSS VCM Vdsat Vgsn(1) 式中Vgsn分別為 NMOS的柵源電壓， Vdsat為電流源的漏源飽和電壓。 VDD Vin+ 下一級電路 Vgsn Vdsat VSS Vcm 圖1 NMOS 差分對共模輸入范圍 簡單的差分對不能滿足 rail-to-rail 共模輸入的需求，解決這一問題的最簡單的方法是同 時使用 NMOS 和PMOS差分對即互補差分對，如圖 2所示。低共模輸入時， PMOS差分對工作 在飽和區(qū)， NMOS 截止；高共模輸入時， NMOS 差分對工作在飽和區(qū)， PMOS 截止。從圖 2 易

5、知， NMOS 差分輸入對 M1 、 M2的輸入能夠達到正電源電壓； PMOS差分輸入對 M3、M4 可達到負電源電壓。輸入級所需最小電源電壓為 Vsup Vsgp Vgsn 2Vdsat(2) 式中Vsgp、Vgsn分別為 PMOS、NMOS的柵源電壓， Vdsat為電流源的漏源飽和電壓。當電源電 壓大于或等于 Vsup時，互補差分對輸入級可以正常工作， 其共模輸入范圍為 2VSSVCM VDD。 因此，這種互補差分對輸入級可以滿足 rail-to-rail 共模輸入范圍。 圖 2 PMOS/NMOS 互補差分對共模輸入范圍 但不幸的是，這種典型的 PMOS/NMOS 互補差分對有一個致命的

6、缺陷：在整個共模輸 入范圍內，輸入電路的總跨導不恒定。圖 2中，在輸入共模電壓為低電平時， PMOS 差分對 處于工作狀態(tài)， NMOS 差分對截止；輸入共模電壓為高電平時， NMOS 差分對處于工作狀 態(tài)，PMOS 差分對截止。而輸入共模電壓在中間值時，兩對差分對同時工作，跨導是其它部 分的 2倍，如圖 3所示。跨導的變化會引起信號的失真并給環(huán)路的增益以及運放的頻率補償 帶來很大的影響。因此要求輸入級的跨導在整個共模輸入范圍內保持恒定。 上圖是 NMOS差分對的跨導與輸入共模電壓的關系， 下圖是 PMOS差分對的跨導與輸入共模電 壓的關系。 gm P差分對 工作 P和N 差對 同時工作 VSS

7、 Vi,cm 輸入共模電壓 VDD 把上面的兩個圖疊加在一起就得到圖3，可以明顯地看到，在兩對 MOS管同時導通時，其總 跨導是其它部分的 2 倍。 gmT，gmn 和 gmp 之和 mT， mnmp N差分對 工作 3 互補差分對跨導與輸入共模電壓的關系 3 跨導恒定技術 首先，我們要給出一個電路的總跨導 gm,np的表達式。 設圖 2中的所有 MOS 管工作在飽 和區(qū)，那么電路的總跨導為 分析上面的跨導表達式， 我們可以得出使跨導恒定的一些方法。先來看表達式（ 然我們可以通過控制尾電流源 In和 Ip或者它們的比例來使跨導恒定。再分析式（ 可以通過控制 NMOS 和 PMOS 的有效電壓以

8、取得總跨導的恒定。 3.1 采用 1:3 電流鏡方法 分析式（ 5），如果我們使 那么式（ 5）就變?yōu)?因此，為了使 gm,np恒定，我們只要使InI p 恒定即可。 來看看下面類似的分析： 這個例子是利用恒定尾電流源來實現(xiàn)跨導的恒定的。 采用 1： 3電流鏡的方法來實現(xiàn)的。 5），顯 6），我們 具體是 以上分析的基本原理是，當輸入共模電壓 VicmVonp 時，同理可使 N 差分對的總電流即 Inn 為 4Ib。 當輸入共模電壓在 Vonn 和 Vonp 之間時，兩對 MOS 管同時導通，這時電路的跨導為 如果我們使 KNWN/LN=K PWP/LP 那么，上面的三個等式的值均相等，也就是

9、說，在整個 共模輸入范圍內，電路的跨導保持恒定！ 注：具體的電路及電路的仿真在下個學期我會給你們更多的指導。 3.2 采用電壓控制來實現(xiàn)跨導的恒定 再來分析一下式（ 6）（ 7） 把 7 式代入 6 式可得到： 這樣一來，我們只要使 Vgs,n+Vsg,p 恒定即可獲得恒定的 gm,np。這里有一篇中文的論文大家可 以看一下， ，是復旦大學的一 名學生發(fā)的論文。不過我看了好象有抄襲的嫌疑。在這里，我稍作介紹一下： 上面的這個圖就是其核心的電路。 要理解上面的這個圖的功能， 我們先來看看老外寫的這個， 上面這個學生很多地方也都 是參考這個老外的，呵呵，參考是說的好聽一點！圖中有個 Z 的符號，這

10、是什么呢？這是 一個齊納二極管。 齊納二極管有什么特性？它一般是工作在反向擊穿區(qū)的， 此時雖然流過其 電流很大的變化，但其兩端的電壓是基本不變的。 首先設定齊納二極管兩端的電壓： VC VTN VTP VR E F 當輸入共模電壓 Vin 比較小時，這時候只有 PMOS 差分對導通。因為 NMOS 差分對是 截止的，所以有下面的關系： 而這時 VA的電位呢？ VA VIN VTP ，因此，這時 A、B 兩端電壓要小于齊納二極管兩端 的電壓。因此流過二極管的電流為0，這樣 PMOS 差分對的尾電流就為 8Iref 。電路的輸出 跨導為 gm,np 2 2I REF 同理，當輸入共模電壓 Vin

11、比較大時，只有 NMOS 差分對導通，因此流過二極管的電流也 為 0，這樣 NMOS 差分對的尾電流也為 8Iref ，電路的輸出跨導為 gm,np 2 2I REF 當輸入共模電壓 Vin 在中間值時， 這時， PMOS、NMOS 差分對同時導通， 這種情況時， 齊納二極管使輸入對管的柵源電壓之和等于VC 。我們希望使 PMOS 和 NMOS 差分對的尾 電流均為 2Iref ，以使電路的總跨導為 gm,np 2 2IREF 。也就是說，齊納二極管要分別從 PMOS、NMOS 對管的尾電流吸收 6Iref 。用什么辦法來實現(xiàn)呢？我們可以用兩個柵漏短接 的 PMOS 和 NMOS 來代替齊納二

12、極管，如下圖： 我們可以使 M15、M16 的寬長比是分別是 M13、M11 的 6 倍即可實現(xiàn)。 注：這種方法電路比較簡單，但不是很好理解 。 3.3 采用最大電流選擇的方法 我寫了一篇關于這種方法的論文， 到這里吧。 不過還沒有發(fā)表， 呵呵。 下面就把具體文章片斷 copy 3.3.1 最大電流選擇 rail-to-rail 輸入級 在圖 4(a)中，設 Vn+ Vn-，那么 I N g vid ， I 2gm,n 2 ， I n2 I P g vid 2 gm,p I N gvid 2 gm,n 2 ，Ip2 IP gm,p vid 2 p 2 2 m,p 2 其中 vid是小信號差分輸

13、入電壓；IN、IP 分別是 P、N 差分對管的尾電流； gm, n、 gm, p分別 I n1 I p1 (3) 是 P、 N 差分對管的跨導。 從(3)可得到 I n1 I n2gm,nvid ， I p2 I p1gm,pvid (4) 當 N、P 差分對各自工作在飽和區(qū)時，其跨導是恒定的，并且是整個共模輸入范圍內的最大 值。選取適當?shù)墓茏映叽?，使gm, n = gm, p = g m,max，那么，當輸入共模電壓 VCM 變化時，互 補差分對進入三種工作狀態(tài)，如圖 4(b)所示。區(qū)域 ：當 VCM接近 VSS時， PMOS 差分對管 飽和， NMOS 差分對管截止或弱反型，此時IN IP

14、Ib，gm, n IP out IM3 I1 MAX I1,I 2 b， gm, p gm,n= gm,max。 圖 4 (a) 采用最大電流選擇的 rail-to-rail 輸入級的跨導與輸入共模電壓的關系 ( b) 采用最大電流選擇 rail-to-rail 電路示意圖 在整個 rail-to-rail 共模輸入范圍， 如果能夠選擇出 (In1, Ip2)以及 (In2, I p1)中的較大值， 即取 出 gm ,p (max) 和 gm ,n(max) ， 整個輸入級的總跨導 gmT就可以達到一個恒定值，即 gm, n = gm, p = gm,max=gmT，如圖 4(b) 中實線所示

15、。 最大電流選擇電路如圖 5 所示，輸出電流 Iout是 I1和 I2的最大值。其工作原理如下： 圖 5 最大電流選擇電路 . I1I2 . 此時 M2的電流變?yōu)?I2， M3的電流仍為 I1。但 M5沒有電流通過， M5和 M4 處于截止狀態(tài)。因此，輸出電流 由和，不論 I1 I2，總可以得到 (7) Iout MAX I1,I 2 采用最大電流選擇的 rail-to-rail 運放輸入級的電路如圖 6 所示。M1-M4 組成最基本的互 補差分對， M5 、M6 為各自差分對的尾電流源。 M7-M10 及 M11-M14 一對電流鏡，鏡像電 流 In1、In2，使 M10 、M14 的漏電流

16、為 In1、In2；M15-M19 、M20-M24 是兩個結構相同的最 大電流選擇電路，用來選擇出 (In1, Ip2)及(In2, Ip1)中的較大值 Io1、Io2。從圖 6 中可得出 Io1 Io2 MAX In1,I p2 MAX In2,Ip1 (8) gmT vid 圖 6 采用最大電流選擇的 rail-to-rail CMOS 運放輸入級 3.3.2 仿真結果 電路設計采用 TSMC 0.18-mCMOS 工藝，仿真軟件是 Hspice。電源電壓 1.8V ，溫度 為常溫，庫文件為 mm018.l (typical) 。 圖 7 為輸入級工作在強反型層時， gmn、gmp、gmt 的仿真結果。在整個共模輸入范圍內總跨導 gmt 的偏差小于 5%。圖 8 為輸入級工作在弱反型層時， gmn、gmp、gmt 的仿真結果。在整個共 模輸入范圍內總跨導 gmt 的偏差小于 8% 。 圖 7 電路總跨導 gm與輸入共模電壓的關系 48U 3.3.3 結論 本文根據(jù)傳統(tǒng)的互補差分對設計了一