版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、設(shè)計自動化大作業(yè)數(shù)字秒表設(shè)計控制科學(xué)與工程學(xué)院自動化080300年五月題目:數(shù)字秒表的設(shè)計、設(shè)計要求:數(shù)字秒表的計時精度是10ms;(2)復(fù)位開關(guān)可以在任何情況下使用,計時在計時過程中,只要按一下復(fù)位開關(guān), 計時器就清零,并做好下次計時的準(zhǔn)備;(3)具有啟/停開關(guān),即按一下啟/停開關(guān),啟動計時器開始計時,再按一下啟/ 停開關(guān)則停止計時。數(shù)字秒表的計時范圍是0秒59分秒,顯示的最長時間為59分59秒、總體設(shè)計:1、總體結(jié)構(gòu)圖2、各模塊功能1) SEL模塊:將掃描信號輸給選擇(CHOICE模塊2) 選擇模塊:按掃描信號的指定選擇輸出3) 3-8譯碼模塊:通過SEL合的信號來控制8位數(shù)碼管位的亮滅4
2、 )計時模塊:分別對毫秒,秒,分計時5)顯示模塊:通過CHOICE莫塊的輸出信號來控制三、單元模塊設(shè)計1、模塊名:sel模塊設(shè)計seielk. 3eloul2.0irstS(1)模塊功能:CLK為掃描時鐘脈沖,SELOUT端不停的發(fā)出掃描到的信號(2)端口定義:CLK為信號輸入端SEL0UT2.Q為選擇到的信號輸出(3) VHDL源程序library ieee;use sel ispo rt(clk: in std_logic;selout: out std_logic_vector(2 dow nto 0);end sel;architecture one of sel issig nal
3、count: std_logic_vector(2 dow nto 0);beginp rocess(clk)beg inif clkeve nt and clk-1 thenif (cou nt=101) thencou ntv=000;elsecoun t=co un t+1;end if;end if;end p rocess;selout=co unt;end one;(4)仿真結(jié)果JJ uJK3L?Mb說明:來一個上升沿,SELOUT勺值增1,可以證明模塊是正確的。2、模塊名:選擇模塊設(shè)計iCHOICEdat-al 31心2 3.IdAtam 3. datA4 3:3 .h-000.
4、0.0ch out 3 CI djit.aG 3.01)模塊功能 : 按掃描信號的指定選擇輸出端口定義 : a,b,c 為控制信號;data13.0, data23.0, data33.0, data43.0, data53.0,data63.0分別是毫秒的低位, 毫秒的高位, 秒的低位, 秒的高位,分的低位,分的高位的數(shù)據(jù)值;ch_out3.0為選擇輸出端。VHDL源程序library ieee;use choice isport(a,b,c:in std_logic;data1,data2,data3,data4,data5,data6:in std_logic_vector(3 down
5、to 0);ch_out:out std_logic_vector( 3 downto 0) );end choice;architecture behave of choice issignal ch:std_logic_vector(2 downto 0);beginch(2)=c;ch(1)=b;ch(0)ch_outch_outch_outch_outch_outv=data5;whe n101=ch_outv=data6;whe n others= n ull;end case;end p rocess;end behave;(4)仿真結(jié)果1 *A Q H4*1A 4 MLft V
6、hl1庖0 XM par1 a亠匸1 mDIBKiXDImiI0.1TbBX331:1m上BlT IDA U1P Sirnrr b*Ifl1時1EiJrr.1if販曲I荀B1ItB 3百|(zhì)1 DHCni1麗0 ElKp oneonLts1 fc-bP via:.0Q1ra9 tavLk HLtUVL1sfl 知1 1MW11B 3山r hOi ! -mi11abc 的值遞增,ch_out 選擇輸出 data1,data2,data3,data4,data5,data6的值,證說明:明模塊是正確的3、模塊名:3-8譯碼模塊設(shè)計;decodeB BIE SEL2. 0 op -0!I intSfE
7、 -T I -r (1)模塊功能:通過SEL給的信號來控制8位數(shù)碼管位的亮滅。端口定義:輸入端SEL2.0值大小來選擇輸出Q的值輸出端Q7.0來控制燈哪位亮VHDL源程序LIBRARY ieee;use decode3_8 ISP ORT(SEL: IN std_logic_vector(2 dow nto 0);Q : OUT std_logic_vector(7 downto 0) );END decode3_8;ARCHITECTURE a OF decode3_8 ISBEGINQ = whe n sel = 0 elsewhe n sel = 1 else whe n sel = 2
8、 else whe n sel = 3 else whe n sel = 4 else whe n sel = 5 elseIlli.END a;(4)仿真結(jié)果C 0LO DIO tob tidJlE旦I貝ILk iiLI.1Sel的值遞增,Q的相應(yīng)位會亮,證明模塊是正確的。國 IfcL1 h-*2dFuhRnq 乂J:i I II ET說明:4. 1模塊名:毫秒計時模塊設(shè)計0-eJJt工 esetCO 1qJi3 . . 0 013 0: rla(1)模塊功能:對毫秒位的計數(shù)2)端口定義 : clk 為信號時鐘輸入端reset 為復(fù)位端p ause為暫停端co為進(jìn)位信號輸出端qh:毫秒信號的
9、高位輸出端 ql: 毫秒信號的低位輸出端(3) VHDL源程序library ieee;use m100 isport(clk:in std_logic;reset:in std_logic;pause:in std_logic;co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0) );end m100;architecture behave of m100 isbeginco=1 when (qh=1001 and ql=1001) else 0;proce
10、ss(clk,reset,pause)begin if(reset=0) thenqh=0000;ql=0000;qh=qh;elsif (clkevent and clk=1) thenelsif(pause=0)thenql=ql;if (ql=1001) thenql=0000;if (qh=1001) thenqh=OOOO;else qh=qh+1;end if;else ql=ql+1;end if;end if;end pro cess;end behave;仿真結(jié)果j曲二4爲(wèi)常爲(wèi)K鷲fl oQ HB.t 刮1吋塔iwum i m ir rum ( MnHI I Cl 3 : m
11、I nr II v tnm 工 Ra| | rrqoI rny ! i|rri x r:|n h ni ij j K 3 DOD-JDEapEaM 護(hù) t他,*,r毫秒為100進(jìn)制,高位和地位都是10進(jìn)制,高位到10會有進(jìn)位,可以證明說明:口 4 扳 口口 a 口 I a4切模塊的正確性co模塊名:秒計時模塊設(shè)計reset5h3. . OJci1)模塊功能 : 對毫秒位的計數(shù)if(reset=0) thenql=0000;端口定義 : clk 為信號時鐘輸入端reset 為復(fù)位端p ause為暫停端co為進(jìn)位信號輸出端qh:毫秒信號的高位輸出端 ql: 毫秒信號的低位輸出端VHDL源程序lib
12、rary ieee;use m60_sec isport(reset:in std_logic;pause:in std_logic;ci:in std_logic;co:out std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vector(3 downto 0) );end m60_sec;architecture behave of m60_sec isbeginco=1 when (qh=0101 and ql=1001 and ci=1) else 0;process(reset,pause,ci
13、)beginqh=0000;elsif(pause=0)thenqh=qh;ql=ql; elsif (cieve nt and ei=1) thenif (ql=1001) the nq|v=OOOO;if (qh=0101) thenqh=0000;else qh=qh+1;end if;else ql=ql+1;end if;end if;end p rocess;end behave;*1*1 p 0hM I.帯*riMwp呼c)p岸LlIII) D秒進(jìn)制為60進(jìn)制,高位到6會有進(jìn)位,低位為10進(jìn)制,可以證明模塊的正-V 1 1 I 爲(wèi)i抖爲(wèi)爲(wèi)器汁5(4)仿真結(jié)果說明:確性模塊名:分計
14、時模塊設(shè)計M60-jnHresetgJil3 . . pans &gA3 . . 0:ci:(1)模塊功能:對毫秒位的計數(shù)(2)端口定義:elk為信號時鐘輸入端reset 為復(fù)位端p ause為暫停端co 為進(jìn)位信號輸出端qh:毫秒信號的高位輸出端 ql: 毫秒信號的低位輸出端(3) VHDL源程序library ieee;use m60_min isport(reset:in std_logic;pause:in std_logic;ci:in std_logic;qh:buffer std_logic_vector(3 downto 0);ql:buffer std_logic_vecto
15、r(3 downto 0);end m60_min;architecture behave of m60_min isbeginprocess(reset,pause,ci)begin if(reset=0) thenqh=0000;ql=0000;elsif(pause=0)thenqh=qh;ql=ql;if (ql=1001) thenif (qh=0101) thenqh=0000;else qh=qh+1;end if;else ql 更回血罐卄liMpNb玖Qus*icp暨 j 甦KflpH換餉D ”r_rL_rL_rLn_rL_rLrLj*L_rLrLr_rLrL_rLrLrLr
16、LrL_n_rL_rLjiriTt77TX(niDn.3I_j_rzz說明:高位為6進(jìn)制,低位為10進(jìn)制,ci為脈沖信號,當(dāng)ql=9的時候,qh在下時刻會增1,可以證明模塊的正確性5、模塊名:顯示模塊設(shè)計(1)模塊功能:通過CHOICE莫塊的輸出信號來控制(2)端口定義:adr是選擇模塊結(jié)果的輸入端q_show是控制數(shù)碼管段亮的輸出端(3) VHDL源程序library ieee;use BCD_7 isport(adr:i n std_logic_vector(3 dow nto 0);q_show:out std_logic_vector(6 dow nto 0) );end BCD_7;
17、architecture behave of BCD 7 isbeginp rocess(adr)begincase adr iswhe n 0000=q_showq_showq_showq_showq_showq_showq_showq_showq_showq_shown ull;end case;end pro cess;end behave;(4)仿真結(jié)果H3- u1 M f anH 0 MSt gu 4 “An*2*2M 1 戒 4 wfi S Jr1 rmm1cmJwuVnilImamSCIUfILCIiLADsEOUEWJDI LIIL曲ri!i11*11 1-1r-IljTnnt
18、_j4口19 111JL1411btrbhI 01JJLtiJD 工 K 拠 ) i.nil.V*ILIKi X IILXilslOdJULJLIIEh tninw X iiiHii 1 ikjiir Jiiiiii 丄【lmu11,rII1c-ihJ 01111LhL 11 1IIu!L111_ht 11 1111 4L1 1L-11 11 11 1說明:隨著adr的值增加,q_show輸出相應(yīng)的值,數(shù)碼管相應(yīng)的段會亮,證明模塊 是正確的四、數(shù)字秒表整體組裝1、頂層原理圖 1-4dn 1 1 V I HH* *LUn5迂丄1.工作情況輸入信號經(jīng)過分頻器輸給計時模塊,計時模塊的各位輸給選擇(CHOICE)模塊,選擇模塊選擇輸出,再經(jīng)過轉(zhuǎn)碼(BCD_7模塊控制數(shù)碼管段的亮滅;輸入信號的另一路經(jīng)過分頻器給掃描(SEL模塊,SEL的輸出信號一方面 給CHOICE模塊提供提供選擇信號,另一方面又給譯碼器 (decode3_8)模塊提 供譯碼信號來控制燈位的亮滅。,Pause和reset分別控制暫停和復(fù)位。2.模塊間的連接關(guān)系:掃描(SEL模塊的輸出端接譯碼(decode3_8)模塊和選擇(CHOICE模塊,計時模塊接選擇(CHOICE模塊,選擇(CHOICE模塊將選到的信號給轉(zhuǎn)碼(BCD_7) 模塊控制數(shù)碼管段的亮滅2、仿真結(jié)果運(yùn)詈巫益一一器豆咅一說明: 確性輸
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 海南職業(yè)技術(shù)學(xué)院《農(nóng)業(yè)資源與利用區(qū)劃》2023-2024學(xué)年第一學(xué)期期末試卷
- 海南體育職業(yè)技術(shù)學(xué)院《環(huán)境生態(tài)監(jiān)測實驗》2023-2024學(xué)年第一學(xué)期期末試卷
- 海南師范大學(xué)《視聽廣告創(chuàng)意與制作》2023-2024學(xué)年第一學(xué)期期末試卷
- 超星電腦顯示課程設(shè)計
- 二零二五年夫妻財產(chǎn)凈身出戶分配執(zhí)行合同3篇
- 藝術(shù)形體采集課程設(shè)計
- 2025年度新型節(jié)能板房租賃及租賃期滿資產(chǎn)處理合同3篇
- 勞動合同法對醫(yī)療衛(wèi)生行業(yè)醫(yī)務(wù)人員的規(guī)制探討
- 2025年度網(wǎng)絡(luò)信息安全責(zé)任協(xié)議范本2篇
- 二零二五年度標(biāo)準(zhǔn)化辦公文檔制作與家政服務(wù)聯(lián)合協(xié)議
- 零星工程(零星用工)簽認(rèn)單
- 浙江省湖州市安吉縣2022年八年級數(shù)學(xué)第一學(xué)期期末達(dá)標(biāo)測試試題含解析
- PE電容焊接工藝評定修訂稿
- 兒牙病例討論
- 35kV線路工程電桿組立工程施工組織方案
- QC成果提高鋼結(jié)構(gòu)焊縫一次合格率
- 森林報測試題
- 刑法涉及安全生產(chǎn)的16宗罪解讀
- 銅精礦加工費(fèi)簡析
- 機(jī)電拆除專項施工方案
- 平鍵鍵槽的尺寸與公差
評論
0/150
提交評論