基于FPGA的電機(jī)轉(zhuǎn)速測速系統(tǒng)設(shè)計(jì)

1、基于fpga的電機(jī)轉(zhuǎn)速測速系統(tǒng)設(shè)計(jì)摘 要在現(xiàn)代工農(nóng)業(yè)生產(chǎn)和日常工作生活中對(duì)機(jī)器設(shè)備的各方面要求越來越高，溫度控制，電機(jī)測速等都是工農(nóng)業(yè)生產(chǎn)中經(jīng)常遇到的問題。我們之所以研究基于fpga的電機(jī)轉(zhuǎn)速測速系統(tǒng)，那是迫于時(shí)代發(fā)展的需要。隨著科技的發(fā)展，我們發(fā)現(xiàn)當(dāng)我們?cè)趯?duì)運(yùn)動(dòng)物體的速度量進(jìn)行測量時(shí)由于器件選擇不當(dāng)產(chǎn)生了誤差,從而直接或間接地影響了測量結(jié)果的精度，這就滿足不了生產(chǎn)和生活的需要。于是我們提出一種使用增量式光電編碼器對(duì)運(yùn)動(dòng)物體速度進(jìn)行測量的方法,避免了上述誤差的產(chǎn)生,節(jié)約了成本而且實(shí)現(xiàn)簡單,理論上可以達(dá)到更高的精度。基于fpga的速度測量系統(tǒng)設(shè)計(jì),以quartus為軟件平臺(tái),采用模塊化設(shè)計(jì)并通過

2、數(shù)碼管驅(qū)動(dòng)電路靜態(tài)顯示最終結(jié)果。具有外圍電路少,集成度高,可靠性強(qiáng)等特點(diǎn)。接下來本文詳細(xì)的研究了對(duì)增量式光電編碼器脈沖信號(hào)進(jìn)行倍頻、鑒向、計(jì)數(shù)器分頻、鎖存、運(yùn)算、數(shù)據(jù)位選擇和顯示。首先，介紹了fpga的國內(nèi)外研究現(xiàn)狀，光電編碼器的原理、fpga的發(fā)展史、它的設(shè)計(jì)方法，它的原理與特點(diǎn)，可編程邏輯器件的基本設(shè)計(jì)思想，一般性可編程邏輯設(shè)計(jì)的理論，光電耦合器以及數(shù)碼管顯示；其次，針對(duì)以往設(shè)計(jì)的不足，采用了以高度集成的fpga芯片為核心的設(shè)計(jì)方式，來實(shí)現(xiàn)增量式光電編碼器輸出信號(hào)的處理。編碼器輸出的數(shù)據(jù)在fpga芯片中進(jìn)行倍頻、鑒相、計(jì)數(shù)、鎖存、運(yùn)算、數(shù)據(jù)位選擇等傳輸處理；最后，所得的數(shù)據(jù)經(jīng)數(shù)碼管顯示。關(guān)

3、鍵詞：fpga 光電編碼器 vhdl語言 電機(jī)design of motor rotational speed measuring system based on fpga abstractin modern industrial and agricultural production and daily life in all aspects of the machinery and equipment have become increasingly demanding, temperature control, motor speed and other industrial and a

4、gricultural production are often problems. the reason why we study motor speed fpga-based system, it is forced to the needs of the times. as technology develops, we found that when we are on the moving objects velocity measured amount of choice when the device is improper because the error produced,

5、 thereby directly or indirectly affect the accuracy of the measurement. this can not meet the needs of production and life. so we propose a use of incremental optical encoder to measure the speed of the moving object method, to avoid these errors generate cost savings and simple, in theory, can achi

6、eve higher accuracy.the speed measurement system in the fpga design to quartus as the software platform, modular design and digital control drive circuit through the dynamic display of the final result. with less peripheral circuit, high integration, high reliability and so on.next, a detailed study

7、 of this incremental photoelectric encoder pulse signal multiplier, kam-to, count, clock module, control, data selection and display. first, the introduction of the fpga current studies, introduced the development history of optical encoder, fpga development history, its design, its principles and c

8、haracteristics;the basic programmable logic device design, and general programmable logic design theory. second, for less than the previous design, using a highly integrated fpga chip as the core of the design approach to achieve incremental photoelectric encoder signal processing. encoder output da

9、ta in the fpga chip for frequency doubling, phase, counting, control, data transmission choice;at last, the data collected by the digital display.key words: fpga ; photoelectrical encoder; vhdl language; motor目 錄1 引言11.1 目的及意義11.2 研究現(xiàn)狀及前景12 fpga和器件介紹22.1 fpga概述22.1.1 fpga設(shè)計(jì)方法22.1.2 fpga原理及特點(diǎn)32.1.3 f

10、pga的設(shè)計(jì)流程32.1.4 vhdl程序基本結(jié)構(gòu)42.2 光電編碼器簡介62.2.1光電編碼器的工作模型62.2.2 光電編碼器的分類72.2.3 光電編碼器的工作原理72.3 光電耦合器簡介92.4七段數(shù)碼管簡介103 系統(tǒng)開發(fā)工具123.1 quartus7.2簡介123.2 軟件的運(yùn)行環(huán)境124電機(jī)轉(zhuǎn)速測量原理134.1 數(shù)字測量方法134.1.1 m法測速134.1.2 t法測速134.1.3 m/t法測速144.2三種測速方法的精度指標(biāo)154.2.1 分辨率154.2.2 測速誤差率164.3測速方法的比較和選擇175 系統(tǒng)總體設(shè)計(jì)185.1 系統(tǒng)總體結(jié)構(gòu)圖185.2 總體設(shè)計(jì)18

11、5.2.1 系統(tǒng)主要模塊的劃分185.2.2 各個(gè)模塊的功能186 系統(tǒng)詳細(xì)設(shè)計(jì)196.1 詳細(xì)功能設(shè)計(jì)196.1.1系統(tǒng)詳細(xì)結(jié)構(gòu)設(shè)計(jì)196.2 系統(tǒng)層次結(jié)構(gòu)設(shè)計(jì)196.2.1 倍頻、鑒向模塊206.2.2 計(jì)數(shù)模塊216.2.3 時(shí)鐘模塊226.2.4 鎖存模塊246.2.5 運(yùn)算模塊256.2.6 譯碼模塊276.3 整體模塊設(shè)計(jì)276.4 本章小節(jié)287 系統(tǒng)調(diào)試與運(yùn)行297.1 系統(tǒng)測試297.2 結(jié)果分析308 總結(jié)與展望328.1 總結(jié)與展望32致謝33參考文獻(xiàn)34附錄35外文資料42唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì)1 引言1.1 目的及意義基于fpga電機(jī)轉(zhuǎn)速系統(tǒng)是工業(yè)和農(nóng)業(yè)以及日

12、常生活中不可缺少的一個(gè)系統(tǒng)。它的開發(fā)引起了廣泛的關(guān)注。轉(zhuǎn)速是指作圓周運(yùn)動(dòng)的物體在單位時(shí)間內(nèi)所轉(zhuǎn)過的圈數(shù)，它是電機(jī)極為重要的一個(gè)狀態(tài)參數(shù)。轉(zhuǎn)速檢測的快速性和精度將直接影響系統(tǒng)的效果和動(dòng)靜態(tài)性能，如何提高測量精度，如何減輕工作人員的工作負(fù)擔(dān)，如何采取有效措施減少經(jīng)濟(jì)損失，如何保障工農(nóng)業(yè)順利進(jìn)行等問題迫在眉睫。因此，電機(jī)測速系統(tǒng)的研究與實(shí)現(xiàn)就具有了十分重要的意義！這個(gè)系統(tǒng)采用fpga芯片，光電編碼器，光電耦合器，數(shù)碼管等技術(shù)相結(jié)合，提高電機(jī)轉(zhuǎn)速測量精度1，有效杜絕測量不準(zhǔn)確和誤測等現(xiàn)象的發(fā)生。電機(jī)轉(zhuǎn)速測量系統(tǒng)可以應(yīng)用于測量各種機(jī)械的轉(zhuǎn)速，如冰箱壓縮機(jī)、空調(diào)壓縮機(jī)以及其它發(fā)動(dòng)機(jī)、電動(dòng)機(jī)的轉(zhuǎn)速測量，也可

13、用于電機(jī)轉(zhuǎn)速的反饋以控制電機(jī)平穩(wěn)運(yùn)行和調(diào)速。1.2 研究現(xiàn)狀及前景目前國內(nèi)外測量電機(jī)轉(zhuǎn)速的方法很多，按照不同的理論方法，先后產(chǎn) 生過模擬測速法（離心式轉(zhuǎn)速表）、同步測速法（機(jī)械式或閃光式頻閃測速儀）以及計(jì)數(shù)測速法。計(jì)數(shù)測速法又可分為機(jī)械式定時(shí)計(jì)數(shù)法和電子式定時(shí)計(jì)數(shù)法。傳統(tǒng)的電機(jī)轉(zhuǎn)速檢測多采用測速發(fā)電機(jī)，也有采用電磁式（利用電磁感應(yīng)原理或可變磁阻的霍爾元件等）、電容式（對(duì)高頻振蕩進(jìn)行幅值調(diào)制或頻率調(diào)制）等，還有一些特殊的測速器是利用置于旋轉(zhuǎn)體內(nèi)的放射性材料來發(fā)生脈沖信號(hào)。其中應(yīng)用最廣的是光電式2，光電式測速系統(tǒng)具有低慣性、低噪聲、高分辨率和高精度的優(yōu)點(diǎn)。由于光電測量方法靈活多樣，可測參數(shù)眾多，一

14、般情況下又具有非接觸、高精度、高分辨率、高可靠性和反應(yīng)快等優(yōu)點(diǎn)，加之激光光源、光柵、光學(xué)碼盤、ccd器件、光導(dǎo)纖維等的相繼出現(xiàn)和成功應(yīng)用，使得光電傳感器在檢測和控制領(lǐng)域得到了廣泛的應(yīng)用。而采用光電編碼器的電機(jī)轉(zhuǎn)速測量系統(tǒng)測量準(zhǔn)確度高、采樣速度快、測量范圍寬和測量精度高等優(yōu)點(diǎn)，具有廣闊的應(yīng)用前景。 以前人們經(jīng)常習(xí)慣于用單片機(jī)、plc來開發(fā)電機(jī)轉(zhuǎn)速測速系統(tǒng)3。隨著科學(xué)技術(shù)的不斷提高，fpga日益成熟，其強(qiáng)大的功能已被人們深刻認(rèn)識(shí)。使用fpga來開發(fā)電機(jī)轉(zhuǎn)速測速系統(tǒng)具有無法比擬的優(yōu)點(diǎn)。再加上光電編碼器發(fā)展如此迅速，十分具有誘惑力。于是，此次畢設(shè)采用光電編碼器作為載體，以fpga為核心進(jìn)行設(shè)計(jì)開發(fā)。這

15、次的畢設(shè)我們主要是針對(duì)目前出現(xiàn)的測速系統(tǒng)進(jìn)行改善和提高。2 fpga和器件介紹2.1 fpga概述早期的可編程邏輯器件只有可編程只讀存儲(chǔ)器（prom）、紫外線可擦除只讀存儲(chǔ)器（eprom）和電可擦除只讀存儲(chǔ)器（eeprom）三種。由于結(jié)構(gòu)的限制，它們只能完成簡單的數(shù)字邏輯功能4。隨后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件（pld，programmable logic device），它能夠完成各種數(shù)字邏輯功能。而任意一個(gè)組合邏輯都可以用“與一或”表達(dá)式來描述，所以，pld能以乘積和的形式完成大量的組合邏輯功能。pal由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面構(gòu)成，或門的輸出

16、可以通過觸發(fā)器有選擇地被置為寄存狀態(tài)。它的實(shí)現(xiàn)工藝有反熔絲技術(shù)、eprom技術(shù)和eeprom技術(shù)。還有一類結(jié)構(gòu)更為靈活的邏輯器件是可編程邏輯陣列，它也由一個(gè)“與”平面和一個(gè)“或”平面構(gòu)成，但是這兩個(gè)平面的連接關(guān)系是可編程的。在pal的基礎(chǔ)上，又發(fā)展了一種通用陣列邏輯（gal），如gal16v8，gal22v10等。它采用了eeprom工藝，實(shí)現(xiàn)了電可擦除、電可改寫，其輸出結(jié)構(gòu)是可編程的邏輯宏單元，因而它的設(shè)計(jì)具有很強(qiáng)的靈活性，至今仍有許多人使用。隨著數(shù)字電路應(yīng)用越來越廣泛，傳統(tǒng)通用的數(shù)字集成芯片已經(jīng)難以滿足系統(tǒng)的功能要求，而且隨著系統(tǒng)復(fù)雜程度的提高，所需通用集成電路的數(shù)量呈爆炸性增長，使得電路

17、的體積膨大，可靠性難以保證。此外，現(xiàn)代產(chǎn)品的生命周期都很短，一個(gè)電路可能需要在很短的周期內(nèi)做改動(dòng)以滿足新的功能需求，對(duì)于采用通用的數(shù)字集成電路設(shè)計(jì)的電路系統(tǒng)來說即意味著重新設(shè)計(jì)和重新布線。2.1.1 fpga設(shè)計(jì)方法fpga的常用設(shè)計(jì)方法包括自頂向下（top-down）和自下而上（down top）5,6。所謂“自頂向下”設(shè)計(jì)方法，簡單說就是先上后下，在功能級(jí)對(duì)產(chǎn)品設(shè)計(jì)進(jìn)行定義，并結(jié)合功能仿真技術(shù)，以確保設(shè)計(jì)的正確性，在功能定義完成后，利用邏輯綜合技術(shù)，將功能描述轉(zhuǎn)化成為某一具體結(jié)構(gòu)芯片的網(wǎng)表文件，輸出給廠商的布局布線器進(jìn)行布線。布局布線結(jié)果還可通過仿真器，進(jìn)行包括功能和時(shí)序后的驗(yàn)證，可以保證

18、布局布線所帶來的門延時(shí)和線延時(shí)不影響設(shè)計(jì)的性能。由于功能描述可以完全獨(dú)立于芯片的結(jié)構(gòu)，在設(shè)計(jì)的初級(jí)階段，設(shè)計(jì)師可不受芯片結(jié)構(gòu)的約束，集中力量進(jìn)行產(chǎn)品設(shè)計(jì)，進(jìn)而避免了傳統(tǒng)設(shè)計(jì)方法帶來的重新設(shè)計(jì)風(fēng)險(xiǎn)。大大縮短了設(shè)計(jì)周期；其次設(shè)計(jì)的再利用得到保證。目前的電子產(chǎn)品正向著規(guī)模化方向發(fā)展，所謂的模塊化就是對(duì)以往設(shè)計(jì)成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計(jì)。而“自頂向下”設(shè)計(jì)的功能描述可與芯片無關(guān)，因此可以同過eda元件庫的方式進(jìn)行存檔，以便將來重新利用。設(shè)計(jì)規(guī)模大大提高，簡單的語言描述即可完成復(fù)雜的功能，而不需要手工繪圖。芯片選擇靈活，從而在設(shè)計(jì)規(guī)模、速度、芯片價(jià)格及系統(tǒng)性能要求等方面進(jìn)行平衡，選

19、擇最佳結(jié)果。由于自頂向下設(shè)計(jì)方法的優(yōu)越性，所以目前大規(guī)模fpga設(shè)計(jì)一般選擇“自頂向下”的設(shè)計(jì)方法。2.1.2 fpga原理及特點(diǎn)fpga的基本特點(diǎn)主要有7：1) 采用fpga設(shè)計(jì)asic電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片；2) fpga可做其它全定制或半定制asic電路的中試樣；3) fpga內(nèi)部有豐富的觸發(fā)器和i/o引腳；4) fpga電路設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最?。?) fpga采用高速chmos工藝，功耗低，可以與cmos、ttl電平兼容。fpga是由存放在片內(nèi)ram中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的ram進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用

20、不同的編程方式。加電時(shí)，fpga芯片將eprom中數(shù)據(jù)讀入片內(nèi)編程ram中，配置完成后，fpga進(jìn)入工作狀態(tài)。掉電后，fpga恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，fpga能夠反復(fù)使用。綜合考慮，使用fpga的成本優(yōu)越性是很明顯的。第一，使用fpga器件修改設(shè)計(jì)方便，設(shè)計(jì)周期縮短，使系統(tǒng)的研制開發(fā)費(fèi)用降低；第二，fpga器件可使印刷線路板面積和需要的插件減少，從而使系統(tǒng)的制造費(fèi)用降低；第三，使用fpga器件能使系統(tǒng)的可靠性提高，維修工作量小，進(jìn)而使系統(tǒng)的維修服務(wù)費(fèi)用降低?？傊?，使用fpga器件進(jìn)行系統(tǒng)設(shè)計(jì)能夠節(jié)約成本。2.1.3 fpga的設(shè)計(jì)流程一般來說，完整的 fpga 設(shè)計(jì)流程包括電路設(shè)計(jì)

21、與輸入、功能仿真、綜合、綜合后仿真、實(shí)現(xiàn)、布線后仿真與驗(yàn)證和下板調(diào)試等主要步驟8。編寫本流程的目的是：1) 在于規(guī)范整個(gè)設(shè)計(jì)流程，實(shí)現(xiàn)開發(fā)的合理性、一致性、高效性；2) 形成風(fēng)格良好和完整的文檔；3) 實(shí)現(xiàn)在fpga不同廠家之間以及從fpga到asic的順利移植；4) 便于新員工快速掌握本部門fpga的設(shè)計(jì)流程。其設(shè)計(jì)流程圖如圖2-1所示。圖2-1 fpga流程圖(9) 系統(tǒng)測試（2）vhdl實(shí)現(xiàn)（3）功能仿真（4）邏輯綜合（7）波形仿真（6）時(shí)序分析（5）布局布線（8）全程編譯（1）設(shè)計(jì)定義2.1.4 vhdl代碼基本結(jié)構(gòu)一段完整的vhdl代碼包含庫聲明（library）、實(shí)體（entity

22、）、結(jié)構(gòu)體（architecture）、配置（configuration）和包集合（package）五部分。1. 庫聲明庫是經(jīng)編譯后的數(shù)據(jù)的集合，它存放包集合定義、實(shí)體定義、構(gòu)造體定義和配置定義。庫的功能類似于操作系統(tǒng)中的目錄，庫中存放設(shè)計(jì)的數(shù)據(jù)。在vhdl語言中，庫的說明總是放在設(shè)計(jì)單元的最前面。這樣在設(shè)計(jì)單元內(nèi)的語句就可以使用庫中的數(shù)據(jù)。由此可見，庫的好處就在于使設(shè)計(jì)者可以共享已經(jīng)編譯過的設(shè)計(jì)結(jié)果。在vhdl語言中可以存在多個(gè)不同的庫，但是庫和庫之間是獨(dú)立的。不能相互嵌套。當(dāng)前在vhdl語言中存在的庫大致可以分為兩類，一類是用戶自行生成的ip庫，可以匯集自身設(shè)計(jì)需要所開發(fā)的共用包集合和實(shí)體

23、等。使用時(shí)要首先說明庫名。另一類是pld， asic芯片制造商提供的庫。比如常用的74系列芯片、rom， rom控制器、counter計(jì)數(shù)器等標(biāo)準(zhǔn)模塊。用戶可以直接引用，而不必從頭編寫。這類庫又可以分為4種：ieee庫、std庫、asic矢量庫和work庫。在ieee庫中有一個(gè)“std_logic_1164.all”的包集合是ieee正式認(rèn)可的標(biāo)準(zhǔn)包集合。std庫是vhdl的標(biāo)準(zhǔn)庫，在庫中存放有稱為“standrad”的包集合，庫中還包含有稱作textio的包集合，使用時(shí)應(yīng)先說明庫和包集合名。asic庫中存放著與邏輯門一一對(duì)應(yīng)的實(shí)體，使用時(shí)要對(duì)庫進(jìn)行必要的說明。work庫是現(xiàn)行作業(yè)庫，設(shè)計(jì)者所

24、描述的vhdl語句不需要任何說明，都將存放在work庫中，使用時(shí)無需進(jìn)行任何說明。2. 實(shí)體實(shí)體是vhdl程序的基本單元。簡單到可以是一個(gè)與門（and gate），但復(fù)雜到可以是一個(gè)系統(tǒng)。但是，不管是簡單的數(shù)字電路還是復(fù)雜的數(shù)字電路，其基本構(gòu)成是一致的，都由實(shí)體說明和結(jié)構(gòu)體兩部分組成。在層次化系統(tǒng)設(shè)計(jì)中，實(shí)體說明用于描述設(shè)計(jì)系統(tǒng)的外部接口信號(hào)，結(jié)構(gòu)體用于描述系統(tǒng)的行為，系統(tǒng)數(shù)據(jù)的流程或者系統(tǒng)組織結(jié)構(gòu)形式。3. 結(jié)構(gòu)體結(jié)構(gòu)體是一個(gè)基本設(shè)計(jì)單元的實(shí)體，具體指明了該設(shè)計(jì)單元的行為，元件及內(nèi)部的連接關(guān)系，它定義了設(shè)計(jì)單元具體的功能，結(jié)構(gòu)體對(duì)其基本設(shè)計(jì)單元的輸入輸出關(guān)系，可以用3種方式描述，即行為描述、

25、寄存器傳輸描述）和結(jié)構(gòu)描述。不同的描述方式，其描述語句不同。而結(jié)構(gòu)體的結(jié)構(gòu)是完全一樣的。一個(gè)電路系統(tǒng)的程序設(shè)計(jì)只有一個(gè)實(shí)體，可以有多個(gè)結(jié)構(gòu)體。系統(tǒng)設(shè)計(jì)中的實(shí)體提供該設(shè)計(jì)系統(tǒng)的公共信息，結(jié)構(gòu)體定義了各個(gè)模塊內(nèi)的操作特性。一個(gè)設(shè)計(jì)實(shí)體至少包含一個(gè)結(jié)構(gòu)體或多個(gè)結(jié)構(gòu)體，構(gòu)成一個(gè)電子系統(tǒng)的設(shè)計(jì)模型。4. 配置配置用于從庫中選取所需單元來組成系統(tǒng)設(shè)計(jì)的不同規(guī)格的不同版本，使被設(shè)計(jì)系統(tǒng)的功能發(fā)生變化。配置語句描述層與層之間的連接關(guān)系以及實(shí)體與結(jié)構(gòu)之間的連接關(guān)系，在仿真每一個(gè)實(shí)體時(shí)，可以利用配置來選擇不同的結(jié)構(gòu)體，進(jìn)行性能對(duì)比試驗(yàn)以得到性能最佳的結(jié)構(gòu)體。5. 程序包程序包單純地用來羅列vhdl語言中所要用到的

26、信號(hào)定義、常數(shù)定義、數(shù)據(jù)類型、元件語句、函數(shù)定義和過程定義等。它是一個(gè)可編譯的設(shè)計(jì)單元，程序包的主要任務(wù)是共享相同的單元，多數(shù)設(shè)計(jì)實(shí)體共同分享所特有的數(shù)據(jù)時(shí)，程序包是公共存儲(chǔ)區(qū)，在程序包內(nèi)說明的數(shù)據(jù)允許其他的實(shí)體所引用。因此，這些數(shù)據(jù)是可共享的，也就是對(duì)其他設(shè)計(jì)項(xiàng)目可見。程序包由包體說明和包體兩部分組成，包體說明是主設(shè)計(jì)單元，可以單獨(dú)編譯并插入設(shè)計(jì)庫中，包體說明為程序包定義接口，聲明包中的類型元件、函數(shù)和子程序，其方式與實(shí)體定義模塊接口非常相似，區(qū)別在于entity中指定哪些信號(hào)在元件外部可用而package的說明語句則指定哪些子程序、常量和數(shù)據(jù)類型在package外部可用。包體是次級(jí)設(shè)計(jì)單元

27、，可以在其對(duì)應(yīng)的主設(shè)計(jì)單元之后，獨(dú)立編譯并插入設(shè)計(jì)庫中。包體用來存放程序包中指定的函數(shù)和過程本身的程序體，其方式與模塊中結(jié)構(gòu)體語句方法相同，包體中建立的內(nèi)部子程序在程序包之外不可見。即不能在vhdl程序中使用包體內(nèi)部的子程序。包體可以與元件的一個(gè)architecture類比。architecture描述元件的行為，而包體描述包中所說明的子程序的行為。2.2 光電編碼器簡介光電編碼器是一種通過光電轉(zhuǎn)換將輸出軸上的機(jī)械幾何位移量轉(zhuǎn)換成脈沖或數(shù)字量的傳感器9。這是目前應(yīng)用最多的傳感器，光電編碼器是由光柵盤和光電檢測裝置組成。光柵盤是在一定直徑的圓板上等分地開通若干個(gè)長方形孔。由于光電碼盤與電動(dòng)機(jī)同軸

28、，電動(dòng)機(jī)旋轉(zhuǎn)時(shí)，光柵盤與電動(dòng)機(jī)同速旋轉(zhuǎn)，經(jīng)發(fā)光二極管等電子元件組成的檢測裝置檢測輸出若干脈沖信號(hào)，通過計(jì)算每秒光電編碼器輸出脈沖的個(gè)數(shù)就能反映當(dāng)前電動(dòng)機(jī)的轉(zhuǎn)速。此外，為判斷旋轉(zhuǎn)方向，碼盤還可提供相位相差90o的兩路脈沖信號(hào)。增量式光電編碼器是碼盤隨位置的變化輸出一系列的脈沖信號(hào)，然后根據(jù)位置變化的方向用計(jì)數(shù)器對(duì)脈沖進(jìn)行加或減計(jì)數(shù)，以此達(dá)到位置檢測的目的。2.2.1 光電編碼器的工作模型光電編碼器的模型有四部分：圖中1 發(fā)光二極管 ，2 光電圓盤， 3 轉(zhuǎn)盤縫隙 ，4 遮光板 a b c 光敏元件。其模型如圖2-2所示。圖2-2 編碼器的模型2.2.2 光電編碼器的分類根據(jù)檢測原理，編碼器可分為

29、光學(xué)式、磁式、感應(yīng)式和電容式。根據(jù)其刻度方法及信號(hào)輸出形式，可分為增量式、絕對(duì)式以及混合式三種10。1. 增量式編碼器增量式編碼器是直接利用光電轉(zhuǎn)換原理輸出三組方波脈沖a、b和c相；a、b兩組脈沖相位差90o，從而可方便地判斷出旋轉(zhuǎn)方向，而c相為每轉(zhuǎn)一個(gè)脈沖（一圈），用于基準(zhǔn)點(diǎn)定位。它的優(yōu)點(diǎn)是原理構(gòu)造簡單，機(jī)械平均壽命可在幾萬小時(shí)以上，抗干擾能力強(qiáng)，可靠性高，適合于長距離傳輸。其缺點(diǎn)是無法輸出軸轉(zhuǎn)動(dòng)的絕對(duì)位置信息。2. 絕對(duì)式編碼器絕對(duì)編碼器是直接輸出數(shù)字量的傳感器，在它的圓形碼盤上沿徑向有若干同心碼道，每條道上由透光和不透光的扇形區(qū)相間組成，相鄰碼道的扇區(qū)數(shù)目是雙倍關(guān)系，碼盤上的碼道數(shù)就是它

30、的二進(jìn)制數(shù)碼的位數(shù)，在碼盤的一側(cè)是光源，另一側(cè)對(duì)應(yīng)每一碼道有一光敏元件；當(dāng)碼盤處于不同位置時(shí)，各光敏元件根據(jù)受光照與否轉(zhuǎn)換出相應(yīng)的電平信號(hào)，形成二進(jìn)制數(shù)。它的特點(diǎn)是： 1) 可以直接讀出角度坐標(biāo)的絕對(duì)值； 2) 沒有累積誤差； 3) 電源切除后位置信息不會(huì)丟失。分辨率是由二進(jìn)制的位數(shù)來決定的。 3. 混合式絕對(duì)值編碼器混合式絕對(duì)值編碼器，它輸出兩組信息：一組信息用于檢測磁極位置，帶有絕對(duì)信息功能；另一組則完全用于增量式編碼器的輸出信息。 2.2.3 光電編碼器的工作原理增量式光電編碼器的工作原理是由旋轉(zhuǎn)軸轉(zhuǎn)動(dòng)帶動(dòng)在徑向有均勻窄縫的主光柵碼盤旋轉(zhuǎn)，在主光柵碼盤的上面有與其平行的鑒向盤，在鑒向盤上

31、有兩條彼此錯(cuò)開90o相位的窄縫，并分別有光敏二極管接收主光柵碼盤透過來的信號(hào)。工作時(shí)，鑒向盤不動(dòng)，主光柵碼盤隨轉(zhuǎn)子旋轉(zhuǎn)，光源經(jīng)透鏡平行射向主光柵碼盤，通過主光柵碼盤和鑒向盤后由光敏二極管接收相位差90o的近似正弦信號(hào)，再由邏輯電路形成轉(zhuǎn)向信號(hào)和計(jì)數(shù)脈沖信號(hào)。為了獲得絕對(duì)位置角，在增量式光電編碼器有零位脈沖，即主光柵每旋轉(zhuǎn)一周，輸出一個(gè)零位脈沖，使位置角清零。利用增量式光電編碼器可以檢測電機(jī)的位置和速度。其原理示意圖如圖2-3所示。當(dāng)碼盤轉(zhuǎn)動(dòng)時(shí)，它的輸出信號(hào)是相位差為90o的a相和b相脈沖信號(hào)。從a，b兩個(gè)輸出信號(hào)的相位關(guān)系（超前或滯后）可判斷旋轉(zhuǎn)的方向。當(dāng)碼盤正轉(zhuǎn)時(shí)，a道脈沖波形比b道超前/2

32、，而反轉(zhuǎn)時(shí) ，a道脈沖比b道滯后/2。圖2-3 編碼器波形圖2.3 光電耦合器簡介 光電耦合器亦稱光電隔離器，簡稱光耦11。它是以光為媒介來傳輸電信號(hào)的器件，通常把發(fā)光器（發(fā)光二極管）與受光器（光敏半導(dǎo)體管）封裝在同一管殼內(nèi)。當(dāng)輸入端加電信號(hào)時(shí)發(fā)光器發(fā)出光線，受光器接受光線之后就產(chǎn)生光電流，從輸出端流出，從而實(shí)現(xiàn)了“電光電”轉(zhuǎn)換。以光為媒介把輸入端信號(hào)耦合到輸出端的光電耦合器，由于它具有體積小、壽命長、無觸點(diǎn)，抗干擾能力強(qiáng)，輸出和輸入之間絕緣，單向傳輸信號(hào)等優(yōu)點(diǎn)，在數(shù)字電路上獲得廣泛的應(yīng)用1. 光耦的工作原理耦合器以光為媒介傳輸電信號(hào)。它對(duì)輸入、輸出電信號(hào)有良好的隔離作用，所以，它在各種電路中

33、得到廣泛的應(yīng)用。光耦合器一般由三部分組成：光的發(fā)射、光的接收及信號(hào)放大。輸入的電信號(hào)驅(qū)動(dòng)發(fā)光二極管，使之發(fā)出一定波長的光，被光探測器接收而產(chǎn)生光電流，再經(jīng)過進(jìn)一步放大后輸出。這就完成了電光電的轉(zhuǎn)換，從而起到輸入、輸出、隔離的作用。由于光耦合器輸入輸出間互相隔離，電信號(hào)傳輸具有單向性等特點(diǎn)，因而具有良好的電絕緣能力和抗干擾能力。又由于光耦合器的輸入端屬于電流型工作的低阻元件，因而具有很強(qiáng)的共模抑制能力。所以，它在長線傳輸信息中作為終端隔離元件可以大大提高信噪比。2. 光電耦合器的優(yōu)點(diǎn)(1)輸入和輸出端之間絕緣，絕緣電阻可大于一萬歐，耐壓可超過一千伏。(2)由于“光”傳輸?shù)膯蜗蛐裕孕盘?hào)從光源只

34、單向傳輸?shù)焦饨邮掌?，其輸出信?hào)也不會(huì)影響輸入端。(3)光電耦合器件的共模抑制比很大，可以很好地抑制干擾并消除噪音。(4)容易和邏輯電路配合。(5)響應(yīng)速度快。時(shí)間常數(shù)通常在微秒級(jí)。(6)無觸點(diǎn)、壽命長、體積小、耐沖擊。3. 光電耦合器發(fā)展?fàn)顩r光電耦合器的市場雖不太大，但卻以近五成的年增長率上升，其主要原因是每一個(gè)程序控制器里都要用到更多的光電耦合器?，F(xiàn)在，光電耦合器已顯示出一種朝大容量和高速度方向發(fā)展的明顯趨勢。usa、japan兩國生產(chǎn)的光電耦合器以紅外發(fā)光二極管和光敏器件管組成的器件為主，該類器件大約占整個(gè)usa、japan兩國生產(chǎn)的全部光電耦合器的六成。因?yàn)檫@種類型的器件不僅電流傳輸效率

35、高，而且響應(yīng)速度比較快，因而能夠滿足大多數(shù)應(yīng)用場合要求。japan橫河電機(jī)公司的三種高速光電耦合器的絕緣電壓都在3000伏以上，其中5082-43610型超高速數(shù)字光電耦合器和5082-4361型高共模抑制型光電耦合器的響應(yīng)速度均可達(dá)到10mb/s，它們的電流傳輸效率高達(dá)60%以上。usa摩托羅拉公司生產(chǎn)的4n25、4n26、4n27型光電耦合器具有很高的輸入、輸出絕緣性能，其頻率響應(yīng)可達(dá)300khz，而開關(guān)時(shí)間只有幾微秒。中國國內(nèi)有關(guān)單位投入大量人力物力也研究和開發(fā)了各種光電耦合器件。如上海半導(dǎo)體器件八廠、上海無線電十七廠等。重慶光電技術(shù)研究所為了適應(yīng)市場需要研制出了一種由高速響應(yīng)發(fā)光器件和

36、邏輯輸出型光接收放大器組成的厚膜集成雙路高速高增益電耦合器。除此之外，重慶光電技術(shù)研究所還研制出了高速高壓光電耦合器、gg2150i型射頻信號(hào)光電耦合器、gg2060i型高壓脈沖測量光電耦合器、gh1204u型高壓光傳輸光電耦合器以及gh1201y型和gohq-i型光電耦合器等。本設(shè)計(jì)中用到的是東芝公司的tlp521系列雙排直插式光電耦合器。由本設(shè)計(jì)所需光耦數(shù)目，本設(shè)計(jì)選則tlp521-4光耦。如圖2-5所示。圖2-5 光電耦合器的電路2.4 七段數(shù)碼管簡介七段數(shù)碼管是利用7個(gè)led外加一個(gè)小數(shù)點(diǎn)的led組合而成的顯示設(shè)備，可以顯示09等10個(gè)數(shù)字以及小數(shù)點(diǎn)，使用非常廣泛12。這類數(shù)碼管按連接

37、方式分為共陽極與共陰極兩種，共陽極就是把所有l(wèi)ed的陽極連接到共同接點(diǎn)com，而每個(gè)led的陰極分別為a、b、c、d、e、f、g及h（小數(shù)點(diǎn)）；共陰極則是把所有l(wèi)ed的陰極連接到共同接點(diǎn)com，而每個(gè)led的陽極分別為a、b、c、d、e、f、g及 h，如圖2-6所示。圖中的8個(gè)led分別與上面那個(gè)圖中的ah各段相對(duì)應(yīng)，通過控制各個(gè)led的亮滅來顯示數(shù)字。對(duì)于單個(gè)數(shù)碼管來說，從它的正面看進(jìn)去，左下角那個(gè)腳為1腳，以逆時(shí)針方向依次為110腳，左上角那個(gè)腳便是 10腳了，中的數(shù)字分別與這10個(gè)管腳一一對(duì)應(yīng)。數(shù)碼管是一種半導(dǎo)體發(fā)光器件，其基本單元是發(fā)光二極管。數(shù)碼管按段數(shù)分為七段數(shù)碼管和八段數(shù)碼管（算

38、上小數(shù)點(diǎn)）。共陽數(shù)碼管是指將所有發(fā)光二極管的陽極接到一起形成公共陽極com的數(shù)碼管。共陽數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極com接到+5v，當(dāng)某一字段發(fā)光二極管的陰極為低電平時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陰極為高電平時(shí)，相應(yīng)字段就不亮。共陰數(shù)碼管是指將所有發(fā)光二極管的陰極接到一起形成公共陰極com的數(shù)碼管。共陰數(shù)碼管在應(yīng)用時(shí)應(yīng)將公共極com接到地線gnd上，當(dāng)某一字段發(fā)光二極管的陽極為高電平時(shí)，相應(yīng)字段就點(diǎn)亮。當(dāng)某一字段的陽極為低電平時(shí)，相應(yīng)字段就不亮。數(shù)碼管要正常顯示，就要用驅(qū)動(dòng)電路來驅(qū)動(dòng)數(shù)碼管的各個(gè)段碼，從而顯示出我們要的數(shù)字，因此根據(jù)數(shù)碼管的驅(qū)動(dòng)方式的不同，可以分為靜態(tài)式和動(dòng)態(tài)式兩類。圖2-6

39、數(shù)碼管段選圖1. 靜態(tài)顯示靜態(tài)驅(qū)動(dòng)是指每個(gè)數(shù)碼管的每一個(gè)段碼都由上一級(jí)芯片進(jìn)行驅(qū)動(dòng)。優(yōu)點(diǎn)是編程簡單，顯示亮度高，缺點(diǎn)是占用i/o端口多，如驅(qū)動(dòng)3個(gè)數(shù)碼管靜態(tài)顯示則需要3824根i/o端口來驅(qū)動(dòng)，實(shí)際應(yīng)用時(shí)必須增加譯碼驅(qū)動(dòng)器進(jìn)行驅(qū)動(dòng)，增加了硬件電路的復(fù)雜性。 2. 動(dòng)態(tài)顯示數(shù)碼管動(dòng)態(tài)顯示接口是單片機(jī)中應(yīng)用最為廣泛的一種顯示方式之一，動(dòng)態(tài)驅(qū)動(dòng)是將所有數(shù)碼管的8個(gè)顯示筆劃a、b、c、d、e、f、g及 h的同名端連在一起，另外為每個(gè)數(shù)碼管的公共極com增加位選通控制電路，位選通由各自獨(dú)立的i/o線控制，當(dāng)單片機(jī)輸出字形碼時(shí)，所有數(shù)碼管都接收到相同的字形碼，但究竟是那個(gè)數(shù)碼管會(huì)顯示出字形，取決于單片機(jī)對(duì)

40、位選通com端電路的控制，所以我們只要將需要顯示的數(shù)碼管的選通控制打開，該位就顯示出字形，沒有選通的數(shù)碼管就不會(huì)亮。通過分時(shí)輪流控制各個(gè)數(shù)碼管的的com端，就使各個(gè)數(shù)碼管輪流受控顯示，這就是動(dòng)態(tài)驅(qū)動(dòng)。動(dòng)態(tài)顯示，能夠節(jié)省大量的i/o端口，而且功耗更低。3 系統(tǒng)開發(fā)工具3.1 quartus7.2簡介quartus ii 是altera公司的綜合性pld開發(fā)軟件，支持原理圖、vhdl、veriloghdl以及ahdl（altera hardware description language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整pld設(shè)計(jì)流程13。qua

41、rtus ii支持altera的ip核，包含了lpm/megafunction宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方eda工具的良好支持也使用戶可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方eda工具。altera的quartus ii可編程邏輯軟件屬于第四代pld開發(fā)平臺(tái)。該平臺(tái)支持一個(gè)工作組環(huán)境下的設(shè)計(jì)要求，其中包括支持基于internet的協(xié)作設(shè)計(jì)。quartus平臺(tái)與cadence、exemplarlogic、 mentorgraphics、synopsys和synplicity等eda供應(yīng)商的開發(fā)工具相兼容。改進(jìn)了軟件的logiclock模

42、塊設(shè)計(jì)功能，增添fastfit編譯選項(xiàng)，推進(jìn)了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力。支max7000/max3000等乘積項(xiàng)器件。quartus ii 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。3.2 軟件的運(yùn)行環(huán)境quartus ii可以在xp、linux以及unix上使用，此軟件提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。如圖3-1所示。圖3-1 quartus7.2 軟件界面4 電機(jī)轉(zhuǎn)速測量原理4.1 數(shù)字測量方法由光電脈沖發(fā)生器產(chǎn)生與被測轉(zhuǎn)速成正比的脈沖，測速裝置將輸入脈沖轉(zhuǎn)換為以數(shù)字形式

43、表示的轉(zhuǎn)速值14,15。 常用的脈沖數(shù)字（p/d）轉(zhuǎn)換方法有三種： (1) m法脈沖直接計(jì)數(shù)方法； (2) t 法脈沖時(shí)間計(jì)數(shù)方法； (3) m/t法脈沖時(shí)間混合計(jì)數(shù)方法。 4.1.1 m法測速 在一定的時(shí)間tc內(nèi)測取光電脈沖發(fā)生器所產(chǎn)生的脈沖信號(hào)的個(gè)數(shù)m1，用以計(jì)算這段時(shí)間內(nèi)的平均轉(zhuǎn)速，稱作m法測速（如公式4.1所示）。把m1除以tc就可得到脈沖發(fā)生器輸出脈沖的頻率f1=m1/tc,所以又稱頻率法。 電動(dòng)機(jī)每轉(zhuǎn)一圈共產(chǎn)生z個(gè)脈沖（z倍頻系數(shù)*光電脈沖發(fā)生器碼盤孔數(shù)或光柵數(shù)），把f1除以z就得到電動(dòng)機(jī)的轉(zhuǎn)速，在習(xí)慣上，時(shí)間tc以秒為單位，而轉(zhuǎn)速是以每分鐘的轉(zhuǎn)數(shù)r/min為單位，則電動(dòng)機(jī)的轉(zhuǎn)速為

44、 ( 4.1 )在上式中，z和tc均為常數(shù)，因此轉(zhuǎn)速n正比于脈沖個(gè)數(shù)m1。轉(zhuǎn)速較高時(shí)m1 大，量化誤差較小，隨著轉(zhuǎn)速的降低誤差增大，轉(zhuǎn)速過低時(shí)m1將小于1，測速裝置便不能正常工作。所以m法測速只適用于高速段。 圖4-1 m測速法 測速時(shí)間光電脈沖發(fā)生器輸出脈沖 4.1.2 t法測速 在光電脈沖發(fā)生器所產(chǎn)生的相鄰兩個(gè)轉(zhuǎn)速脈沖信號(hào)的間隔時(shí)間內(nèi)，用一個(gè)計(jì)數(shù)器對(duì)已知頻率為f0的高頻時(shí)鐘脈沖進(jìn)行計(jì)數(shù)，并由此來計(jì)算轉(zhuǎn)速，稱作t法測速（如公式4.2所示）。在這里測速時(shí)間源于光電脈沖發(fā)生器輸出脈沖的周期，所以又稱周期法。在t法測速中，準(zhǔn)確的測速時(shí)間tt是用所得的高頻時(shí)鐘脈沖個(gè)數(shù)m2 計(jì)算出來的，即tt=m2/

45、f0，則電動(dòng)機(jī)轉(zhuǎn)速為 ( 4.2 )高速時(shí)m 小，量化誤差大，隨著轉(zhuǎn)速的降低誤差減小，所以t法測速適用于低速段，與m法恰好相反。 高頻時(shí)鐘脈沖測速時(shí)間光電脈沖發(fā)生器輸出脈沖 4.1.3 m/t法測速 把m法和t法結(jié)合起來，即檢測tc時(shí)間內(nèi)光電脈沖發(fā)生器所產(chǎn)生的脈沖信號(hào)個(gè)數(shù)m1，又檢測同一時(shí)間間隔內(nèi)的高頻時(shí)鐘脈沖個(gè)數(shù)m2 用來計(jì)算轉(zhuǎn)速，稱作m/t法測速(如公式4.3所示)。設(shè)高頻時(shí)鐘脈沖的頻率為f0，則準(zhǔn)確的測速時(shí)間ttm2/f0,而電動(dòng)機(jī)轉(zhuǎn)速為( 4.3 )采用m/t法測速時(shí)，應(yīng)保證高頻時(shí)鐘脈沖計(jì)數(shù)器與光電脈沖發(fā)生器輸出脈沖計(jì)數(shù)器同時(shí)開啟與關(guān)閉，以減少誤差（如圖4-3），只有等到光電脈沖發(fā)生器

46、輸出脈沖圖4-3 m/t法測速上升沿到達(dá)時(shí)，兩個(gè)計(jì)數(shù)器才同時(shí)允許開始或停止計(jì)數(shù)。由于m/t法的計(jì)數(shù)值m1 和m2 都隨著轉(zhuǎn)速的變化而變化。當(dāng)電機(jī)高速時(shí)，相當(dāng)于m法測速，到最低速時(shí)m1，自動(dòng)進(jìn)入t法測速。通過圖4-3分析可知m 法測量轉(zhuǎn)速在極端情況下會(huì)產(chǎn)生1個(gè)轉(zhuǎn)速脈沖的誤差，而t法在極端情況下，時(shí)間的測量會(huì)產(chǎn)生1個(gè)高頻脈沖周期。由于轉(zhuǎn)速脈沖的頻率遠(yuǎn)小于高頻脈沖的頻率，因此如果用轉(zhuǎn)速脈沖信號(hào)的上升沿（或下降沿）來同步計(jì)數(shù)器的起止，在預(yù)定的測速時(shí)間內(nèi)，轉(zhuǎn)速脈沖信號(hào)的計(jì)數(shù)值將為整數(shù)（無誤差），只有高頻時(shí)鐘脈沖會(huì)產(chǎn)生1的誤差，因其很小，影響可以忽略，所以用m/t法實(shí)現(xiàn)測速具有較高的測速精度。4.2 三種

47、測速方法的精度指標(biāo)4.2.1 分辨率分辨率是用來衡量一種測速方法對(duì)被轉(zhuǎn)速變化的分能力的在數(shù)字測速方法中，用改變一個(gè)計(jì)數(shù)字所對(duì)應(yīng)的轉(zhuǎn)速變化量來表示分辨率，用q表示。設(shè)被測轉(zhuǎn)速由n1 變?yōu)?n 2時(shí)，引起測量計(jì)數(shù)值改變了一個(gè)數(shù)字，則測速裝置的分辨率是q= n1- n 2(轉(zhuǎn)/分)。q 越小，測速裝置的分辯能力越強(qiáng)，系統(tǒng)控制精度越高。(1) m法測速的分辨率 在m法測速中，當(dāng)計(jì)數(shù)值由m1變?yōu)閙11時(shí)，按式（4.1）。相應(yīng)的轉(zhuǎn)速由60m1/ztc變?yōu)?0（m11）/ztc，則m法測速分辨率為 (4.4) 可見，m法測速的分辨率與實(shí)際轉(zhuǎn)速的大小無關(guān)。從式（4.4）還可看出，要提高分辨率（即減小q），必須

48、增大tc或z。但在實(shí)際中，兩者都受到限制，增大z受到脈沖發(fā)生器制造工藝的限制，增大tc勢必使采樣周期變長。 (2) t法測速的分辨率 為了使結(jié)果得到正值，t法測速的分辨率定義為時(shí)鐘脈沖個(gè)數(shù)由m2 變?yōu)閙21時(shí)轉(zhuǎn)速的變化量，于是可得下式 (4.5) 綜合(4.2)和(4.5)，可得(4.6)由上式可以看出，t法測速的分辨率與轉(zhuǎn)速高低有關(guān)，轉(zhuǎn)速越低，q值越小，分辨率越強(qiáng)，這也說明，t法更適于測量低速。 (3) m/t法測速的分辨率m/t法測速在高速段與m法相近，在低速段與t法相近，所以兼有m法和t法的特點(diǎn)，在高速和低速都有較強(qiáng)的分辨能力。(4.7)4.2.2 測速誤差率 測速誤差率是指測速裝置對(duì)實(shí)

49、際轉(zhuǎn)速測量的精確程度，常用測量值與實(shí)際值的相對(duì)誤差來表示，即(4.8)測速誤差率反映了測速方法的準(zhǔn)確性，測量誤差越小，準(zhǔn)確度越高，系統(tǒng)控制精度越高。的大小取決于測速元件的制造精度和測速方法。(1) m法測速誤差率 在m法測速中，測速誤差決定于脈沖發(fā)生器的制造精度，以及脈沖發(fā)生器輸出脈沖前沿和測速時(shí)間采樣脈沖前沿不齊所造成的誤差等等，最多可能產(chǎn)生1個(gè)脈沖的誤差。因此，m法測速誤差率的最大值為 (4.9)由上式可知，max與m1 成反比，即轉(zhuǎn)速愈低，m1 愈小，誤差率愈大。(2) t法測速誤差率采用t法測速時(shí)，產(chǎn)生誤差的原因與m法中相仿，m2 最多可能產(chǎn)生1 個(gè)脈沖的誤差。因此，t法測速誤差率的最

50、大值為(4.10)低速時(shí)，脈沖發(fā)生器相鄰脈沖間隔時(shí)間長，測得的高頻時(shí)鐘脈沖個(gè)數(shù) m2 多,所以誤差率小，測速精度高，故t法測速適用于低速段。兩種測速方法的比較：m法測速在高速段分辨率強(qiáng)；t法測速在低速段分辨率強(qiáng)。 (3) m/t法測速誤差率 在低速時(shí)m/t法趨向于t法，在高速段m/t法測速相當(dāng)于t法的m1次平均，而在這m1 次中最多產(chǎn)生一個(gè)高頻時(shí)鐘脈沖的誤差。因此，m/t法測速可在較寬的轉(zhuǎn)速范圍內(nèi)，具有較高的測速精度。4.3 測速方法的比較和選擇 從測量分辨率上看，t法測低速時(shí)分辨率較高，但隨著轉(zhuǎn)速的增大，分辨率變壞；m 法則相反，高速時(shí)分辨率較高，而低速時(shí)分辨率變低；同步m/t法結(jié)合了前兩者

51、的優(yōu)點(diǎn)，在整個(gè)轉(zhuǎn)速范圍內(nèi)有較高的分辨率。 從測量精度上看，t法測速的測量精度隨著轉(zhuǎn)速的增加而減?。籱 法的測速精度在高速時(shí)較高，而在低速時(shí)變低；同步m/t法的測速精度介于二者之間。 綜合以上兩方面，同步m/t法是一種比較好的方法。在許多系統(tǒng)中都采用這種方法。而本論文要求的轉(zhuǎn)速測量范圍是503000r/min，測量的相對(duì)誤差不大于1%， m/t 法綜合了二者的優(yōu)點(diǎn)在測量中誤差更小，所以采用m/t 法就能達(dá)到要求。本文使用m/t 法。5 系統(tǒng)總體設(shè)計(jì)5.1 系統(tǒng)總體結(jié)構(gòu)圖圖5-1 系統(tǒng)總體設(shè)計(jì)框圖顯示模塊輸出fpga（數(shù)據(jù)處理模塊）增量式旋轉(zhuǎn)光電編碼器數(shù)字信號(hào)電機(jī)輸入5.2 總體設(shè)計(jì)由系統(tǒng)總體結(jié)構(gòu)

52、圖我們對(duì)系統(tǒng)進(jìn)行了模塊的劃分，并說明了各個(gè)模塊的作用。5.2.1 系統(tǒng)主要模塊的劃分經(jīng)過分析后此系統(tǒng)可劃分三個(gè)功能模塊1.信號(hào)采集模塊；2.信號(hào)處理模塊； 3.數(shù)據(jù)顯示模塊。 5.2.2 各個(gè)模塊的功能 信號(hào)采集模塊主要是完成電動(dòng)機(jī)數(shù)據(jù)的采集工作，利用增量式光電編碼器，經(jīng)光電隔離，將電機(jī)轉(zhuǎn)速的模擬信號(hào)轉(zhuǎn)化為數(shù)字脈沖信號(hào)。信號(hào)處理模塊采用fpga主要是完成對(duì)電機(jī)轉(zhuǎn)速信息數(shù)據(jù)的接收、倍頻、比較、處理、控制輸出等操作。利用vhdl語言對(duì)fpga進(jìn)行編程，完成對(duì)數(shù)據(jù)采集模塊產(chǎn)生的脈沖信號(hào)進(jìn)行計(jì)數(shù)，并作相應(yīng)處理。信號(hào)顯示模塊是完成對(duì)電動(dòng)機(jī)測速后的轉(zhuǎn)速顯示工作。通過顯示數(shù)碼管來完成度轉(zhuǎn)速、轉(zhuǎn)向的顯示。6

53、系統(tǒng)詳細(xì)設(shè)計(jì)6.1 詳細(xì)功能設(shè)計(jì)本課題是利用光電編碼器、光電耦合器、fpga芯片、七段led數(shù)碼管來完成電機(jī)轉(zhuǎn)速的測量。為了實(shí)現(xiàn)測量電路的小型化、集成化，充分發(fā)揮fpga的輸入輸出口和內(nèi)部邏輯單元，整個(gè)數(shù)據(jù)處理處理工作都在fpga芯片中進(jìn)行。為了使系統(tǒng)更加清晰，我們把系統(tǒng)分成模塊來處理。6.1.1 系統(tǒng)詳細(xì)結(jié)構(gòu)設(shè)計(jì)系統(tǒng)詳細(xì)結(jié)構(gòu)圖如下圖6-1和下圖6-2所示。光電編碼器數(shù)碼管顯示光電隔離fpga圖6-1 系統(tǒng)框圖fpga計(jì)數(shù)器倍頻 鑒相時(shí)鐘鎖存器計(jì)算譯碼圖6-2 fpga內(nèi)部框圖6.2 系統(tǒng)層次結(jié)構(gòu)設(shè)計(jì)光電編碼器、光電耦合器、七段led數(shù)碼管分別在2-2節(jié)，2-3節(jié)，2-4節(jié)作了詳細(xì)介紹，這里不

54、再詳細(xì)說明。下面接著詳細(xì)說明fpga內(nèi)部的數(shù)據(jù)處理部分。按照fpga自頂向下的設(shè)計(jì)方法，在fpga內(nèi)部，將光電編碼器輸入的信號(hào)分成倍頻、鑒向模塊、計(jì)數(shù)模塊、時(shí)鐘模塊、運(yùn)算模塊和譯碼模塊這幾部分。倍頻、鑒向模塊主要功能是產(chǎn)生四倍頻信號(hào)和方向信號(hào)分別提供給計(jì)數(shù)器和數(shù)碼管輸出；計(jì)數(shù)模塊的主要功能是對(duì)倍頻信號(hào)和標(biāo)準(zhǔn)時(shí)鐘信號(hào)分別計(jì)數(shù)并向鎖存器提供數(shù)據(jù)和數(shù)據(jù)鎖存信號(hào)。時(shí)鐘模塊的主要功能是控制整個(gè)系統(tǒng)的時(shí)鐘信號(hào)，避免時(shí)鐘偏斜的發(fā)生。運(yùn)算模塊的功能是對(duì)鎖存器輸出的信號(hào)進(jìn)行運(yùn)算使之得到電機(jī)的相應(yīng)轉(zhuǎn)速。譯碼模塊的功能是將運(yùn)算模塊輸出的四組分別代表個(gè)、十、百、千位的四位bcd碼進(jìn)行譯碼。它們分別用gw、sw、bw、

55、qw表示。6.2.1 倍頻、鑒向模塊光電編碼器信號(hào)的倍頻是提高測量精度的關(guān)鍵。怎樣才能達(dá)到倍頻呢？我們采用信號(hào)上升沿和下降沿鑒別方法的原理來進(jìn)行倍頻。如圖6-3所示16,17，輸入信號(hào)與其延時(shí)信號(hào)異或后，就可得到倍頻信號(hào)。而對(duì)于延時(shí)的處理方法也很多，如圖6-4所示，微分型電路其信噪比小，抗干擾性差，積分型電路可以提高信噪比，但和微分型電路一樣有大缺點(diǎn)，就是當(dāng)輸入信號(hào)頻率高時(shí)，電容充放電不及時(shí)，導(dǎo)致輸出信號(hào)失真；對(duì)于各種倍頻電路來說，電阻和電容的參數(shù)不可能完全一致，所以倍頻后的各路脈沖寬度不等。因此，本系統(tǒng)設(shè)計(jì)采用了數(shù)字延時(shí)線路(寄存器延時(shí))可以很好的克服了以上延時(shí)電路的缺點(diǎn)，延時(shí)的時(shí)間和各路倍頻的脈沖寬度由時(shí)鐘控制，倍頻后的脈沖寬度均勻一致。而且使用fpga來實(shí)現(xiàn)數(shù)字延時(shí)，保證了計(jì)數(shù)的準(zhǔn)確性和精度。而對(duì)于鑒向主要判段a相脈沖超前b相還是滯后b相。圖6-3 鑒別信號(hào)變化原理圖圖6-4 延時(shí)電路在fpga中設(shè)計(jì)4倍頻、