存儲器加法器以及乘法器試驗匯編

1、北京科技大學(xué) 計算機與通信工程學(xué)院實驗報告實驗名稱 : 存儲器、加法器以及乘法器學(xué)生姓名 ：專 業(yè) :班 級：學(xué) 號：指導(dǎo)教師 ：實驗成績 ：實驗地點 ：實驗時間 ： 年 月 日、實驗?zāi)康呐c實驗要求1、實驗?zāi)康模?）實驗一：靜態(tài)隨機存儲器實驗 掌握靜態(tài)隨機存儲器的基本結(jié)構(gòu)。 掌握靜態(tài)隨機存儲器 RAM工作特性及數(shù)據(jù)的讀寫方法。（2）實驗二：超前進位加法器設(shè)計實驗掌握超前進位加法器的原理及其設(shè)計方法。熟悉 FPGA 應(yīng)用設(shè)計及 QuartusII 軟件的使用。 理解使用超前進位邏輯設(shè)計 ALU的方法。（3）實驗三：陣列乘法器設(shè)計實驗掌握乘法器的原理及其設(shè)計方法。熟悉 QuartusII 軟件的使

2、用及 FPGA應(yīng)用設(shè)計。2、實驗要求（1）了解靜態(tài)隨機存儲器的工作原理，利用實驗箱進行驗證性實驗，并完成實驗箱的寫 入、讀取數(shù)據(jù)。（2）利用 QuartusII 軟件完成超前進位加法器設(shè)計，原理圖設(shè)計或者程序編程實現(xiàn)其 進位加法功能，并且下載到實驗箱里完成驗證。（3）用文字描述或者畫圖方式給出 FPGA外圍電路接線圖，并在 QuartusII 軟件中完成 陣列乘法器的設(shè)計，運行觀測結(jié)果。二、實驗設(shè)備（環(huán)境）及要求CM3+實驗環(huán)境、 Quartus 8.0 環(huán)境三、實驗內(nèi)容與步驟1、實驗 1（1）實驗原理本實驗所用的靜態(tài)隨機存儲器（ SRAM）由一片 6116 芯片（ 2K8bit ）構(gòu)成（位于

3、 MEM 單元），如圖所示。 6116 的容量為 2KB，包含 11 根地址線， 即 A10A0，數(shù)據(jù)寬度為 8 位， 除電源和地線外，還有三根控制線： CS （片選線）、OE （讀線）、WE （寫線），其功能如表 3.5 所示，在片選信號有效（ CS=0，低電平有效）的前提下，當 OE=0 時進行讀操作，當WE =0 時進行寫操作，本實驗平臺將 CS常接地。存儲器（ MEM）最終是要掛接到 CPU 上，所以還需要一個讀寫控制邏輯，使得 CPU 能 控制 MEM 的讀寫，實驗中的讀寫控制邏輯如圖所示，圖中讀信號RD 和寫信號 WR 都是高電平有效。 由于 T2 的參與， 可以保證 MEM 的寫

4、脈寬與 T2 一致，T2 由時序單元的 TS2 給 出。IOM 主要用來選擇是對 I/O 設(shè)備還是對 MEM 進行讀寫操作。當 IOM=1 時讀寫 I/O 設(shè) 備，當 IOM=0 是讀寫 MEM。當 RD=1 時為讀，當 WR=1 時為寫。存儲器實驗原理圖：(2)主要步驟關(guān)閉實驗系統(tǒng)電源， 在斷電狀態(tài)下按圖所示連接實驗電路， 并檢查無誤。 時序單元的狀 態(tài)開關(guān)置為“單步”檔， MEM單 元的編程開關(guān)置為“運行”檔。將 CON 單元的 IOR 開關(guān)置為 1 (使 IN 單元無輸出) ，打開電源開關(guān)，如果聽到有“嘀”報警聲，說明有總線競爭 現(xiàn)象，應(yīng)立即關(guān)閉電源，重新檢查接線，直到錯誤排除。將寫地址

5、操作步驟為：(1) 令 WR=0，RD=0，IOM=0，IOR=0，在 IN 單元置一個地址值(關(guān)掉存儲器的讀寫，數(shù) 據(jù)開關(guān)輸出地址) ；(2) 保持上述不變，令 LDAR=1(打開地址寄存器門控信號) ，然后按動 TS 產(chǎn)生 T2 脈 沖，即將地址打入到 AR 中。寫數(shù)據(jù)操作步驟為：(1) 令 WR=0， RD=0，IOM=0，IOR=0，LDAR=0，在 IN 單元置一個數(shù)據(jù)值(關(guān)掉存儲器 的讀寫和地址寄存器門控信號；(2) 然后置 WR=1，使存儲器處于寫狀態(tài)， 按動 TS 產(chǎn)生 T2 脈沖， 即將數(shù)據(jù)打入到存儲 器中。寫地址步驟與前面一樣。讀數(shù)據(jù)的具體步驟如下：(1) 令 IOR=1

6、，WR=，0 RD=0，IOM=0，LDAR=0，關(guān)閉 IN 單元的輸出；（2） 然后置 RD=1，使存儲器處于讀狀態(tài)， 此時數(shù)據(jù)總線上的數(shù)即為從存儲器當前地址中讀出的數(shù)據(jù)內(nèi)容。進行上面的手動操作， 每按動一次 TS 按鈕，數(shù)據(jù)通路圖會有數(shù)據(jù)的流動， 反映當前存儲器所做的操作。 （以讀入和讀出信號 03H 為例）2、實驗 21）實驗原理加法器是執(zhí)行二進制加法運算的邏輯部件，也是CPU 運算器的基本邏輯部件（減法可以通過補碼相加來實現(xiàn)） 。把 8 位加法器分成兩個4 位加法器，先求出低 4 位加法器的各個進位，特別是向高 4 位加法器的進位C4。然后，高 4 位加法器把 C4作為初 0 始進位，

7、使用低 4 位加法器相同的方法來完成計算。每一個4 位加法器在計算時，又分成了兩個 2 位的加法器。如此遞歸，如圖所示。（2）實驗步驟在 Quartus 8.0 的環(huán)境下用原理圖方法實現(xiàn) 8 位超前進位加法器的功能。 并進行編譯、 功能和功能仿真以驗證電路的功能。 參照 FPGA 芯片的引腳定義，在 Quartus II 8.0軟件中對 8 位超前進位加法器的輸入輸出引腳綁定，并重新編譯生成包含引腳綁定信息的編 程文件。 關(guān)閉實驗系統(tǒng)電源，連接 FPGA 外圍實驗電路，并檢查無誤。其中，加數(shù)和被加 數(shù)以及來自低位的進位使用 CON 單元的二進制開關(guān)輸入，相加的結(jié)果和向高位的進位使用 FPGA擴

8、展版上的 LED 燈顯示。3、實驗三（1）實驗原理 隨著大規(guī)模集成電路的發(fā)展，采用高速的單元陣列乘法器，無論從計算機的計算速度，還是從提高計算效率， 都是十分必要的。 陣列乘法器分帶符號和不帶符號的陣列乘法器， 該 實驗針對不帶符號的陣列乘法。 高速組合陣列乘法器， 采用標準加法單元構(gòu)成乘法器， 即利 用多個一位全加器（ FA）實現(xiàn)乘法運算。FA（全加器）的斜線方向為進位輸出，豎線方向為和輸出。圖中陣列的最后一行構(gòu)成了 一個串行進位加法器，水平方向送人的加數(shù)為0，把低位產(chǎn)生的進位計算進來。由于同一級的 FA 之間是無須考慮進位的，它的進位被暫時保留下來不往前傳遞，因此同一級中任意一 位 FA

9、加法器的進位輸出與和輸出幾乎是同時形成的，與“串行移位”相比可大大減少同級 間的進位傳遞延遲， 所以送往最后一行串行加法器的輸入延遲僅與 FA 的級數(shù)（行數(shù)） 有關(guān)， 即與乘數(shù)位數(shù)有關(guān)。2）實驗步驟在 Quartus II 軟件中，按照基于原理圖的設(shè)計流程輸入 FA 的電路并進行編譯，然后 進行功能和時序仿真以驗證電路功能。根據(jù)對實驗原理的描述，在 QuartusII 軟件中按照基于原理圖的設(shè)計流程輸入 4*4 陣列乘法器電路并進行編譯，然后進行功能和時序仿真以驗證電路功能。 四：實驗結(jié)果與分析1、實驗一寫存儲器的過程：IN 單元置地址 -地址打入 AR-IN 單元置數(shù)據(jù) -數(shù)據(jù)打入 MEM。

10、存儲器寫操作流程（地址： 03H，數(shù)據(jù)： 14H）信號 步驟IN 單元置地址地址打入 ARIN 單元置數(shù)據(jù)數(shù)據(jù)打入 MEMWR0001RD0000IOM0000IOR0000LDAR0100T2讀存儲器的過程：IN 單元置地址 - 地址打入 AR- 關(guān)閉 IN 單元輸出 - 讀出 MEM 數(shù)據(jù)。存儲器讀操作流程（地址： 01H，數(shù)據(jù)： 12H）信號 步驟IN 單元置地址地址打入 AR關(guān)閉 IN 單元輸出讀出 MEM 數(shù)據(jù)WR0000RD0001IOM0000IOR0011LDAR0100T22、實驗二利用原理圖設(shè)計超前進位加法器。（1）1 位半加器原理圖及其波形仿真圖（模塊后封裝名稱：h_ad

11、der ）3）8 位超前進位加法器原理圖及其波形仿真圖（模塊后封裝名稱：adder8 ）4）實驗箱接線圖3、實驗三利用原理圖設(shè)計陣列乘法器。1)4輸入的加法器原理圖及其仿真波形(模塊后封裝名稱：chengfa )2) 4*4 陣列乘法器原理圖及其仿真波形五：結(jié)論（討論）1、 實驗結(jié)論（1）了解了靜態(tài)隨機存儲器的基本結(jié)構(gòu)，并且能夠利用實驗箱完成其讀寫，深入理解 了靜態(tài)隨機存儲器 RAM工作特性及數(shù)據(jù)的讀寫方法。（ 2）利用 QuartusII 軟件完成了超前進位加法器的設(shè)計，并將其下載到實驗箱中，完 成了其設(shè)計驗證，理解了超前進位加法器的原理。（ 3）利用 QuartusII 軟件完成了 4*4 陣列乘法器的設(shè)計， 并將其運行仿真、 波形輸出， 了解了陣列乘法器的基本原理。2、討論在實現(xiàn)功能時