帶隙電壓基準(zhǔn)的設(shè)計(jì)畢業(yè)設(shè)計(jì)

1、摘 要基準(zhǔn)電壓源是模擬電路設(shè)計(jì)中廣泛采用的一個(gè)關(guān)鍵的基本模塊。所謂基準(zhǔn)電壓源就是能提供高穩(wěn)定度基準(zhǔn)量的電源，這種基準(zhǔn)源與電源、工藝參數(shù)和溫度的關(guān)系很小，但是它的溫度穩(wěn)定性以及抗噪性能影響著整個(gè)電路系統(tǒng)的精度和性能。本文的目的便是設(shè)計(jì)一種基于cmos帶隙基準(zhǔn)電壓源。本文首先介紹了基準(zhǔn)電壓源的國內(nèi)外發(fā)展現(xiàn)狀及趨勢(shì)。然后詳細(xì)介紹了mos器件的基本原理、基準(zhǔn)電壓源電路原理，并對(duì)不同的帶隙基準(zhǔn)源結(jié)構(gòu)進(jìn)行了比較。在帶隙基準(zhǔn)電壓基準(zhǔn)電路設(shè)計(jì)中，首先對(duì)所采用的h05mixddst02v13庫中的閾值電壓、溝道長度調(diào)制系數(shù)、跨導(dǎo)參數(shù)進(jìn)行提取，對(duì)襯底pnp管的溫度特性進(jìn)行分析，再對(duì)電路中的各個(gè)管子的寬長比、電容、

2、電阻值進(jìn)行手動(dòng)計(jì)算，最后通過hspice軟件對(duì)電路進(jìn)行仿真驗(yàn)證。模擬和仿真結(jié)果表明，電路實(shí)現(xiàn)了良好的溫度特性，0100溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)大約為0.25mv/，輸出電壓為1.0v。關(guān)鍵詞：mos器件；帶隙基準(zhǔn)電壓源；參數(shù)提取；溫度系數(shù)；輸出電壓； abstractthe reference voltage source is a vital basic module is widely used in analog circuit design. the reference voltage source is able to provide high stability referen

3、ce amount of power, the reference source and power supply, process parameters and the temperature is very small, but its temperature stability and anti-noise performance affects the precision and performance of the whole system. the purpose of this paper is the design of a cmos bandgap voltage refer

4、ence based on.this paper first introduces the present situation and development trend of voltage reference at home and abroad. and then introduces the basic principle of mos device, reference voltage source circuit principle, and the bandgap structure were compared with different. in the bandgap vol

5、tage reference circuit design, first on the threshold voltage, the h05mixddst02v13 library of the channel length modulation coefficient, transconductance parameter extraction, analysis of temperature characteristics of a substrate of pnp pipe, the pipe of each circuit in the ratio of width to length

6、, capacitance, resistance value for manual calculation, finally the circuit was simulated by hspice software.simulation results show that, circuit has good temperature performance, 0 100 temperature range, the temperature coefficient of the reference voltage is about 0.25mv/ , the output voltage is

7、1.0v.keywords: mos device; bandgap voltage reference; extraction; output voltage temperature coefficient;目錄0 前言11 mos器件原理31.1基本概念31.1.1 mosfet的結(jié)構(gòu)31.2 mos的i/v特性41.2.1 閾值電壓41.3 二級(jí)效應(yīng)51.3.1 體效應(yīng)51.3.2 溝道長度調(diào)制61.3.3 亞閾值導(dǎo)電性61.3.4 電壓限制72 基準(zhǔn)電壓源電路原理82.1基準(zhǔn)電壓源的結(jié)構(gòu)82.1.1直接采用電阻和管分壓的基準(zhǔn)電壓源82.1.2有源器件與電阻串聯(lián)組成的基準(zhǔn)電壓源92.1.

8、3帶隙基準(zhǔn)電壓源112.2帶隙基準(zhǔn)電壓源的基本原理112.2.1與絕對(duì)溫度成正比的電壓122.2.2負(fù)溫度系數(shù)電壓vbe132.3帶隙基準(zhǔn)源的幾種結(jié)構(gòu)142.3.1 widlar帶隙基準(zhǔn)源142.3.2 brokaw帶隙基準(zhǔn)源152.3.3使用橫向bjt的cmos帶隙基準(zhǔn)源153 基準(zhǔn)電壓源電路設(shè)計(jì)173.1基準(zhǔn)源的整體結(jié)構(gòu)173.2參數(shù)提取173.2.1 mos管閾值電壓的提取173.2.2 mos管的跨導(dǎo)參數(shù)193.2.3 mos管的溝道長度調(diào)制效應(yīng)系數(shù)203.3運(yùn)算放大器電路結(jié)構(gòu)以及尺寸計(jì)算223.3.1運(yùn)算放大器結(jié)構(gòu)及指標(biāo)223.3.2根據(jù)運(yùn)放手動(dòng)計(jì)算233.4帶隙電壓基準(zhǔn)電路結(jié)構(gòu)以及

9、計(jì)算303.4.1帶隙電壓基準(zhǔn)核心電路303.4.2 vbe結(jié)的溫度系數(shù)及結(jié)電壓的計(jì)算303.4.3 vbe的溫度系數(shù)計(jì)算313.4.4帶隙電路零溫度系數(shù)的計(jì)算334 電路仿真344.1仿真工具介紹344.2失調(diào)電壓仿真驗(yàn)證344.3輸入共模范圍354.4幅頻相頻特性364.5帶隙電壓基準(zhǔn)核心電路仿真365 結(jié)論37致謝38參考文獻(xiàn)39附錄 a：40附錄 b：46附錄 c：550 前言基準(zhǔn)電壓源(reference voltage)是指在模擬電路或混合信號(hào)電路中用作電壓基準(zhǔn)的具有相對(duì)較高精度和穩(wěn)定度的參考電壓源。它的溫度穩(wěn)定性以及抗噪性能影響著整個(gè)電路系統(tǒng)的精度和性能。模擬電路使用基準(zhǔn)源，或者

10、是為了得到與電源無關(guān)的偏置，或是為了得到與溫度無關(guān)的偏置，其性能好壞直接影響電路的性能穩(wěn)定，可見基準(zhǔn)源是子電路不可或缺的一部分，因此也可以說性能優(yōu)良的基準(zhǔn)源是一切電子系統(tǒng)設(shè)計(jì)最基本和最關(guān)鍵的要求之一。隨著電路系統(tǒng)結(jié)構(gòu)的進(jìn)一步復(fù)雜化，對(duì)模擬電路基本模塊，如a/d、d/a轉(zhuǎn)換器、濾波器以及鎖相環(huán)等電路提出了更高的精度和速度要求，這樣也就意味著系統(tǒng)對(duì)其中基準(zhǔn)電壓源模塊提出了更高的要求。另外，基準(zhǔn)電壓源是電壓穩(wěn)壓器中的一個(gè)關(guān)鍵電路單元，它也是dc-dc轉(zhuǎn)換器中不可缺少的組成部分；在各種要求較高精確度的電壓表、歐姆表、電流表等儀器中都需要電壓基準(zhǔn)源1。近年來，國內(nèi)外對(duì)cmos工藝實(shí)現(xiàn)的電壓基準(zhǔn)源作了大量

11、的研究，發(fā)表了大量的學(xué)術(shù)論文，其中的技術(shù)發(fā)展主要表現(xiàn)在如下幾個(gè)方面。1低電壓工作的基準(zhǔn)電壓源soc(signal operation control)的主流工藝是cmos工藝,目前，5v(0.6um)、3.3v (0.35um)、1.8v(0.18um)、1.5v(0.15um)、1.2v(0.13um)、0.9v(0.09um)等電源電壓已經(jīng)得到廣泛的使用。隨著手提設(shè)備對(duì)低電源需求的不斷增加，設(shè)計(jì)低壓工作的電壓基準(zhǔn)源成為當(dāng)前基準(zhǔn)源研究的熱點(diǎn)。由于傳統(tǒng)帶隙電壓基準(zhǔn)源的帶隙電壓為1.2v左右，所以，對(duì)于電源電壓低于1.2v的基準(zhǔn)設(shè)計(jì)必須采用特殊的電路結(jié)構(gòu)，許多文獻(xiàn)2都提出了輸出基準(zhǔn)電壓低于1.2

12、v的電路結(jié)構(gòu)。采用這些電路結(jié)構(gòu)后主要的工作電壓限制通常來自于運(yùn)放的工作電壓，不同運(yùn)放的電路結(jié)構(gòu)和mos管襯底效應(yīng)造成的高閾值電壓是限制工作電壓的主要因素。2低溫度系數(shù)的基準(zhǔn)電壓源低溫度系數(shù)的基準(zhǔn)電壓源對(duì)于要求精度高的應(yīng)用場(chǎng)合比較關(guān)鍵，比如說對(duì)于高精度的a/d、d/a結(jié)構(gòu)，高精度的電流源、電壓源等。對(duì)于普通的一階溫度補(bǔ)償?shù)膸督Y(jié)構(gòu)的溫度系數(shù)一般在20ppm/50ppm/，因此，設(shè)計(jì)低溫度系數(shù)的基準(zhǔn)電壓源一般必須進(jìn)行高階溫度補(bǔ)償。目前出現(xiàn)的高階補(bǔ)償技術(shù)包括環(huán)路曲率補(bǔ)償法，非線性曲率補(bǔ)償法，基于電阻比值的溫度系數(shù)的曲線補(bǔ)償方法。3高電源抑制比的基準(zhǔn)電壓源在數(shù)?；旌霞呻娐分?，電路中可能存在高頻噪聲和

13、數(shù)字電路產(chǎn)生的噪聲對(duì)模擬電路產(chǎn)生信號(hào)干擾的現(xiàn)象。在混合電路中，電壓基準(zhǔn)源應(yīng)該在較寬的范圍內(nèi)具有良好的電源抑制比性能，有些設(shè)計(jì)中使用運(yùn)放結(jié)構(gòu)的帶隙基準(zhǔn)技術(shù)，在直流頻率時(shí)的psrr(power supply rejection ratio，電源抑制比)可達(dá)-110db，在1mhz的psrr達(dá)-70db;而使用無運(yùn)放負(fù)反饋結(jié)構(gòu)的帶隙基準(zhǔn)，在1khz的psrr為-95db，在1mhz的psrr為-40db。4低功耗的基準(zhǔn)電壓源低功耗設(shè)計(jì)對(duì)于依靠電池工作的便攜設(shè)備具有非常重要的意義，低功耗電路可以延長電池的使用壽命。有些設(shè)計(jì)中的電路功耗可達(dá)220uw。傳統(tǒng)的基準(zhǔn)源是基于穩(wěn)壓二極管的原理制成，但由于它的擊

14、穿電壓一般都大于現(xiàn)在電路中所用的電源，已經(jīng)不再常用。20世紀(jì)70年代初，widlar首先提出帶隙基準(zhǔn)電壓源的概念和基本設(shè)計(jì)思想，由于其在電源電壓、功耗、穩(wěn)定性等方面的優(yōu)點(diǎn)，得到了廣泛的應(yīng)用?，F(xiàn)在擁有帶隙基準(zhǔn)源的集成電路已廣泛應(yīng)用于軍事裝備、通訊設(shè)備、汽車電子、工業(yè)自動(dòng)化控制及消費(fèi)類電子產(chǎn)品等領(lǐng)域。隨著微電子技術(shù)的不斷發(fā)展，現(xiàn)階段常用集成電路的制作工藝主要有兩種: 雙極工藝和cmos工藝。雙極性工藝是集成電路中最早成熟的工藝，其集成電路具有較快的器件速度，適合高速電路設(shè)計(jì)，但相對(duì)來說，器件功耗較大；cmos工藝技術(shù)是在pmos與nmos工藝基礎(chǔ)上發(fā)展起來的，由于cmos電路具有功耗低、器件面積小

15、、集成密度大等優(yōu)點(diǎn)，已經(jīng)逐漸發(fā)展成為當(dāng)代vlsi(超大規(guī)模集成電路)工藝的主流工藝技術(shù)，因此，在本文在設(shè)計(jì)高精度的帶隙基準(zhǔn)電壓源時(shí)，就采用了cmos工藝技術(shù)。 為了設(shè)計(jì)一種高精度cmos帶隙基準(zhǔn)源，本文將首先著手于研究帶隙基準(zhǔn)源的原理和提高帶隙基準(zhǔn)源性能的方法，再對(duì)高精度的cmos帶隙基準(zhǔn)源進(jìn)行完整設(shè)計(jì)分析，然后借助hspice對(duì)電路進(jìn)行模擬仿真，包括帶隙基準(zhǔn)源的核心電路、電源抑制比電路、快速啟動(dòng)電路等。本文的主要內(nèi)容如下：1）介紹cmos帶隙基準(zhǔn)源的現(xiàn)狀、發(fā)展趨勢(shì)以及本課題研究目的意義；2）介紹mos器件基本原理，基準(zhǔn)源的分類，詳細(xì)分析帶隙基準(zhǔn)源的基本原理和幾種基本框架，并分析其優(yōu)缺點(diǎn)；3）

16、對(duì)cmos帶隙基準(zhǔn)源進(jìn)行設(shè)計(jì)分析，參數(shù)提取；4）利用軟件進(jìn)行仿真；1 mos器件原理在現(xiàn)代的ic工業(yè)中，必須充分地掌握半導(dǎo)體器件的知識(shí)。而這一點(diǎn)對(duì)于模擬電路的設(shè)計(jì)比對(duì)于數(shù)字電路更為重要，因?yàn)樵谀M電路設(shè)計(jì)中，我們不能把晶體管等效為一個(gè)簡(jiǎn)單的開關(guān)，晶體管的許多二級(jí)效應(yīng)直接影響其性能。而且，因?yàn)閕c技術(shù)的每代更新都使器件尺寸按比例縮小，所以這些效應(yīng)就變得更加重要了3。1.1基本概念1.1.1 mosfet的結(jié)構(gòu)n型mos（nmos）器件制作在p型襯底上（襯底也稱作bulk或者body），兩個(gè)重?fù)诫sn區(qū)形成源端和漏端，重?fù)诫s的（導(dǎo)電的）多晶硅區(qū)（通常簡(jiǎn)稱poly）作為柵，一層二氧化硅使柵與襯底隔離。

17、器件的有效作用就發(fā)生在柵氧下的襯底區(qū)。注意，這種結(jié)構(gòu)中的源和漏是對(duì)稱的。源漏方向的柵的尺寸叫柵長l，與之垂直方向的柵的尺寸叫做柵寬w。由于在制造過程中，源/漏結(jié)的橫向擴(kuò)散，源漏之間實(shí)際的距離略小于l。定義，式中稱為有效溝道長度，是溝道總長度，而是橫向擴(kuò)散的長度。與氧化層厚度對(duì)mos電路的性能起著非常重要的作用。因此，mos技術(shù)發(fā)展中的主要推動(dòng)力就是不是器件的其他器件參數(shù)退化而一代一代的減少這兩個(gè)尺寸。從簡(jiǎn)單的角度來看，pmos器件可通過將所有摻雜類型取反來實(shí)現(xiàn)，在實(shí)際中，nmos和pmos器件必須在同一晶片上，也就是說做在相同的襯底上。nmos和pmos晶體管的區(qū)別在于每個(gè)pfets可以出于各

18、自獨(dú)立的n阱中，而所有nfets則共享同一襯底。1.2 mos的i/v特性分析mosfets中電荷的產(chǎn)生和傳輸，建立它們與各端電壓之間的函數(shù)關(guān)系。目的是推導(dǎo)出i/v特性方程，這樣我們就能夠?qū)⒊橄蠹?jí)別從器件物理級(jí)提升到電路級(jí)。1.2.1 閾值電壓閾值電壓是在mos管形成反型溝道時(shí)，導(dǎo)電溝道載流子濃度等于襯底濃度時(shí)所形成的柵源電壓。當(dāng)柵壓從0v上升時(shí)，p襯底中的空穴被趕離柵區(qū)而留下負(fù)離子以鏡像柵上的電荷。就是形成了一個(gè)耗盡層。在這種情況下，由于載流子而無電流流動(dòng)。隨著的增加，耗盡層寬度和氧化物與硅界面處的電勢(shì)也增加。當(dāng)界面電勢(shì)達(dá)到足夠高時(shí)，電子便從源流向界面并最終流到漏端。這時(shí)，源和漏之間的柵氧下

19、就形成了載流子“溝道”，同時(shí)晶體管“導(dǎo)通”。我們也稱之為界面的“反型”。形成溝道所對(duì)應(yīng)的稱之為“閾值電壓”，： （1.1）是多晶硅柵和硅襯底的功函數(shù)之差的電壓值， q是電子電荷，是襯底的摻雜濃度，是耗盡區(qū)的電荷，是單位面積的柵氧化層電容。由pn結(jié)理論可知，其中表示硅的介電常數(shù)。由于6.9ff/。為漏電流，為漏源電壓，為n溝道器件的表面遷移率，為單位面積柵氧化物電容，w為有效溝道寬度，l為有效溝道長度，為閾值電壓，有： （1.2） 其中為過驅(qū)動(dòng)電壓，稱w/l為寬長比,以上兩等式是 cmos模擬電路設(shè)計(jì)的基礎(chǔ)，它描述了與工藝常數(shù)，器件的尺寸 w 和 l 以及柵和漏相對(duì)于源的電位之間的關(guān)系。當(dāng)時(shí)，就

20、有溝道，加入，就有。當(dāng)時(shí)，溝道增寬，進(jìn)一步增加。當(dāng)時(shí)，溝道變窄，減小。1.3 二級(jí)效應(yīng)1.3.1 體效應(yīng)從公式我們知道，閾值電壓是耗盡層電荷總數(shù)的函數(shù)，因?yàn)樵诜葱蛯有纬芍埃瑬艠O電荷必定鏡像。因此，隨著的下降，增加，也增加。這稱為“體效應(yīng)”或“背柵效應(yīng)”9?？梢宰C明，在考慮體效應(yīng)后，為式中，稱為體效應(yīng)系數(shù)，是源襯電勢(shì)差1。的典型值在到之間。產(chǎn)生體效應(yīng)，并不需要改變襯底電勢(shì)：源電壓相對(duì)于發(fā)生改變，會(huì)產(chǎn)生同樣的現(xiàn)象?，F(xiàn)在假設(shè)襯底接地而且體效應(yīng)很顯著。那么當(dāng)增加時(shí)，會(huì)變得更正，源和襯底之間的電壓差將增大，導(dǎo)致的值增大。體效應(yīng)通常是我們所不希望有的。閾值電壓的變化經(jīng)常會(huì)使模擬電路（或數(shù)字電路）設(shè)計(jì)復(fù)雜

21、化。器件工藝學(xué)家通過權(quán)衡和來使取一個(gè)合理的值。1.3.2 溝道長度調(diào)制在式子中，我們注意到，當(dāng)柵和漏之間的電壓差增大時(shí)，實(shí)際的反型溝道長度逐漸減小。也就是說，實(shí)際上是的函數(shù)。這一效應(yīng)稱為“溝道長度調(diào)制”。定義，即,并且假設(shè)和之間的關(guān)系是線性的，如，在飽和區(qū)，我們得到式中是溝道長度調(diào)制系數(shù)。對(duì)于較長的溝道，值較小。飽和狀態(tài)下與的關(guān)系似乎讓人覺得：可以通過選擇適當(dāng)?shù)穆?源電壓來確定mosfet的偏置電流，以允許自由的選擇。然而，由于漏電流隨的變化非常緩慢，所以不用漏-源電壓來確定電流。1.3.3 亞閾值導(dǎo)電性在分析mosfet時(shí)，我們一直假設(shè)：當(dāng)下降到低于時(shí)器件會(huì)突然關(guān)斷。實(shí)際上，時(shí)，一個(gè)“弱”的

22、反型層仍然存在，并有一些源漏電流。甚至當(dāng)，也并非是無限小，而是與呈現(xiàn)指數(shù)關(guān)系2，3。這種效應(yīng)稱作“亞閾值導(dǎo)電”。當(dāng)大于200mv左右時(shí)，這一效應(yīng)可用公式表示為式中，是一個(gè)非理想因子，。我們也稱器件工作在弱反型區(qū)。這里的關(guān)鍵是當(dāng)下降到低于時(shí)，漏電流以有限的速率下降。對(duì)于的典型值，在室溫時(shí)，要使下降一個(gè)數(shù)量級(jí)，必須下降約80mv。例如，如果在低壓工藝中選擇0.3v為閾值電壓，那么當(dāng)下降到0時(shí)，漏電流僅下降到。亞閾值導(dǎo)電會(huì)導(dǎo)致較大的功率損耗（或者是模擬信息的丟失）。1.3.4 電壓限制如果mosfets的端電壓差超過某一特定值，則會(huì)發(fā)生各種擊穿效應(yīng)。在高的柵-源電壓下，柵氧將發(fā)生不可恢復(fù)的擊穿，從而

23、毀壞晶體管。在短溝道器件中，一個(gè)相當(dāng)大的源-漏電壓會(huì)使漏極周圍的耗盡層變寬，結(jié)果耗盡層會(huì)達(dá)到源區(qū)周圍，從而產(chǎn)生一個(gè)很大的漏電流（這一效應(yīng)應(yīng)稱為“穿通”效應(yīng)）。2 基準(zhǔn)電壓源電路原理基準(zhǔn)源主要分為基準(zhǔn)電壓源和基準(zhǔn)電流源，而基準(zhǔn)電壓源的性能參數(shù)主要有溫度系數(shù)、電源抑制比和功耗等。2.1基準(zhǔn)電壓源的結(jié)構(gòu)2.1.1直接采用電阻和管分壓的基準(zhǔn)電壓源如圖2.1所示的基準(zhǔn)電壓源可以說是最簡(jiǎn)單的基準(zhǔn)源。 (a)采用電阻分壓的基準(zhǔn)電壓源 (b)采用管分壓的基準(zhǔn)電壓源 圖 2.1采用電阻和管分壓的基準(zhǔn)電壓源 對(duì)圖2.1(a)，有 (2.1) (2.2)其中，表示電源電壓幅度敏感系數(shù)。對(duì)圖2-1（b），有 (2.3

24、)其中，代表pmos管的寬長比，代表nmos管的寬長比。若有，則它的輸出基準(zhǔn)電壓對(duì)電源電壓非常敏感，而且對(duì)溫度也非常敏感，所以它的應(yīng)用受到很大的限制。圖2-2電源電壓敏感系數(shù)小于1的簡(jiǎn)單電壓源若要得到電源電壓敏感系數(shù)小于1的電路結(jié)構(gòu)，就要像圖2.2那樣設(shè)計(jì)電路，在電路中提供相對(duì)穩(wěn)定的電流，才能減小基準(zhǔn)電壓對(duì)電源電壓的依賴。2.1.2有源器件與電阻串聯(lián)組成的基準(zhǔn)電壓源通過以上的分析，為了能設(shè)計(jì)出簡(jiǎn)單的基準(zhǔn)電壓源，人們?cè)O(shè)計(jì)出了有源器件與電阻串聯(lián)組成的基準(zhǔn)電壓源，如圖2.3和圖2.4所示。圖2.3電阻與mos管串聯(lián)的基準(zhǔn)電壓源圖2.4電阻與雙極晶體管串聯(lián)的基準(zhǔn)電壓源在圖2.3中，得到： (2.4)

25、(2.5)齊納二極管工作在反向偏置區(qū)時(shí)，在穩(wěn)定的電壓下，它的電流也是穩(wěn)定的，而且隨著電壓的增加，電流會(huì)迅速的增加。因此使用這種基準(zhǔn)時(shí)，必須提供恒定的電流。最基本的形式就是由電源和電阻來完成，如圖2.5所示。圖2.5 齊納二極管構(gòu)成的電壓基準(zhǔn)源 (2.6) (2.7)是擊穿二極管在擊穿點(diǎn)q（如圖2.6）的小信號(hào)阻抗。圖2.6 齊納二極管工作特性反向擊穿發(fā)生在電壓為的時(shí)候，變化范圍為6v8v(如圖2.7)，值的大小取決于n+區(qū)和p+區(qū)的摻雜濃度。擊穿電壓的溫度系數(shù)會(huì)隨著擊穿電壓bv的值變化，齊納擊穿電壓的溫度系數(shù)為負(fù)，雪崩擊穿電壓的溫度系數(shù)為正。通過選擇合適的正溫度系數(shù)就可以抵消掉二極管的結(jié)壓降負(fù)

26、溫度系數(shù)（約為-2.0mv/）。通過選擇合適的偏置電流，就可以獲得接近零溫度系數(shù)的基準(zhǔn)電壓。然而這種基準(zhǔn)源的應(yīng)用越來越少，因?yàn)樗鼈兪褂闷饋碛悬c(diǎn)困難：精度不高，噪聲大，輸出基準(zhǔn)電壓對(duì)電流和溫度都有較大的依賴性。 圖2.7 的溫度系數(shù)與的關(guān)系2.1.3帶隙基準(zhǔn)電壓源帶隙基準(zhǔn)電壓源的性能較其它基準(zhǔn)電壓源有了很大的飛躍。它的溫度系數(shù)可以做的很小，可以獲得從1.22v到10v的各種基準(zhǔn)電壓。由于建立在非表面的帶隙原理上，因此比齊納二極管更穩(wěn)定。它的輸出阻抗很低，能保持很小的溫度系數(shù)而且具有較高的穩(wěn)定性。同時(shí)，帶隙基準(zhǔn)源工作的靜態(tài)電流和功耗都很小，電源電壓抑制比比較大，輸出電壓受電源電壓的影響很小。由于以

27、上優(yōu)點(diǎn)使帶隙基準(zhǔn)電壓源得到廣泛的應(yīng)用，本文所采用的就是帶隙基準(zhǔn)電壓源，下面詳細(xì)分析帶隙基準(zhǔn)電壓源的原理5。2.2帶隙基準(zhǔn)電壓源的基本原理圖2.8是帶隙基準(zhǔn)電壓源的原理圖。由室溫下溫度系數(shù)為-2.0mv/的pn結(jié)二極管產(chǎn)生電壓；同時(shí)也產(chǎn)生一個(gè)熱電壓（t=kt/q），它與絕對(duì)溫度成正比（ptat），它在室溫下的溫度系數(shù)為+0.085mv/。如果電壓乘以常量k加上電壓，則輸出電壓為： (2.8)式(2.8)對(duì)溫度求導(dǎo)，用和的溫度系數(shù)求出理想的不依賴于溫度的k值。/ , /,則k=2.2/0.085=23.5,在理論實(shí)現(xiàn)零溫度系數(shù)，此時(shí)由于該電壓等于硅的帶隙電壓（外推到絕對(duì)溫度），所以這類基準(zhǔn)電路也叫

28、“帶隙”基準(zhǔn)電路。圖2.8 與補(bǔ)償原理2.2.1與絕對(duì)溫度成正比的電壓早在1964年人們就認(rèn)識(shí)到，如果兩個(gè)雙極晶體管在不相等的電流密度下工作，那么它們的基極-發(fā)射極電壓的差值就與絕對(duì)溫度成正比。 圖2.9 與絕對(duì)溫度成正比的電壓的產(chǎn)生如圖2.9所示，如果兩個(gè)同樣的晶體管(is1=is2)偏置的集電極電流分別為和，忽略它們的基極電流，則有,因此，的差值與絕對(duì)溫度成正比。2.2.2負(fù)溫度系數(shù)電壓vbe有公式知 。其中，是硅的帶隙勢(shì)壘，,t是絕對(duì)溫度，是參考溫度，單位為k，是與溫度不相關(guān)的常數(shù)，是發(fā)射極面積，是基區(qū)寬度，是基區(qū)摻雜濃度，是基區(qū)少數(shù)載流子平均遷移率，4-m，是溫度指數(shù)。當(dāng)t=時(shí)，其中是

29、硅在溫度時(shí)的帶隙勢(shì)壘。為了簡(jiǎn)化分析，假設(shè)不隨溫度變化，且，將的表達(dá)式代入式就可以得到： 等式兩邊對(duì)溫度求導(dǎo)： (2.9) (2.10)可見，的溫度系數(shù)本身與溫度有關(guān)，如果正溫度系數(shù)的量表現(xiàn)出一個(gè)固定的溫度系數(shù)，那么在恒定電壓基準(zhǔn)的產(chǎn)生電路中就會(huì)產(chǎn)生誤差。因此，只有在一階近似的情況下，基準(zhǔn)的溫度系數(shù)才可以認(rèn)為是很小的8。2.3帶隙基準(zhǔn)源的幾種結(jié)構(gòu)2.3.1 widlar帶隙基準(zhǔn)源第一個(gè)帶隙基準(zhǔn)源由robert widlar于1971年提出，其結(jié)構(gòu)如圖2.10所示：由圖2.10可列方程如下： (2.11)假設(shè)，則由式(2.11)可化簡(jiǎn)為 (2.12) 輸出基準(zhǔn)電壓的表達(dá)式如下： (2.13)這就是

30、widlar帶隙基準(zhǔn)電壓的表達(dá)式。式中第一項(xiàng)具有負(fù)的溫度系數(shù)，第二項(xiàng)具有正的溫度系數(shù)，合理地設(shè)置r1，r2，r3，is1和is2的值，就可使正、負(fù)溫度系數(shù)相互抵消，從而實(shí)現(xiàn)零溫度漂移。這種結(jié)構(gòu)的缺點(diǎn)是電源電壓比較高，而且難以保證電流比不隨溫度變化4。圖2.10經(jīng)典widlar帶隙基準(zhǔn)源2.3.2 brokaw帶隙基準(zhǔn)源電路結(jié)構(gòu)如圖2.11所示，該電路結(jié)構(gòu)的負(fù)反饋環(huán)使用了運(yùn)放以減小兩個(gè)支路電流比值的溫漂。圖2.11中,和的發(fā)射極面積之比為n，輸出電壓可表示為： （2.14）假定集電極電阻和完全相同，由于運(yùn)算放大器輸入端“虛短”，和的集電極電流就相等。電阻上的壓降等于和的發(fā)射極電壓差,因此輸出電壓

31、又可以表示為：（2.15）從式（2.15）可以看出，通過選擇合適的n值及和的比值，也可以實(shí)現(xiàn)正負(fù)溫度系數(shù)相互抵消。與widlar帶隙基準(zhǔn)源的表達(dá)式（2.13）相比，在對(duì)數(shù)項(xiàng)中的比不存在，需要調(diào)整參量變少，同時(shí)與電源電壓無關(guān)，所以基準(zhǔn)源的精度就提高了。brokaw電路結(jié)構(gòu)的缺點(diǎn)是電源抑制比不高且功耗較大。 圖2.11 brokaw帶隙基準(zhǔn)源2.3.3使用橫向bjt的cmos帶隙基準(zhǔn)源圖2.12是使用橫向bjt的cmos帶隙基準(zhǔn)源，則流過r2的電流i2為： (2.16)由于電流鏡的鏡象而使，則有 （2.17）此電路結(jié)構(gòu)的缺點(diǎn)是vref受電源電壓的影響比較大。圖2.12使用橫向bjt的cmos帶隙基

32、準(zhǔn)源從以上的討論中，我們能看出是帶隙基準(zhǔn)源一個(gè)很重要的參數(shù)，它的溫度特性在帶隙基準(zhǔn)源中扮演著很重要的角色，因此下一節(jié)將要詳細(xì)分析的溫度特性和精密補(bǔ)償?shù)姆椒?。3 基準(zhǔn)電壓源電路設(shè)計(jì)3.1基準(zhǔn)源的整體結(jié)構(gòu)基于cmos的帶隙電壓基準(zhǔn)設(shè)計(jì)電路主要包括：帶隙核心電路，偏置電路以及二級(jí)運(yùn)放電路構(gòu)成。圖3.1基準(zhǔn)源整體電路其中m8-m13構(gòu)成與電源電壓無關(guān)的偏置電路。m1-m7組成了兩級(jí)運(yùn)算放大器，其中m1,m2,m3,m4、5構(gòu)成第一級(jí)放大，為了避免體效應(yīng)采用了pmos作為差分輸入對(duì)，3，4作為電流鏡為差分輸入管的負(fù)載，5管工作在飽和區(qū)，為差分對(duì)提供恒定的尾電流源。m7作為第二級(jí)放大的輸入管，m6作為m

33、7的有源負(fù)載。m6，7具有放大作用，同時(shí)也充當(dāng)了運(yùn)放的輸出級(jí)。r2、cc為運(yùn)放的補(bǔ)償電阻和電容，使得運(yùn)放工作在閉環(huán)狀態(tài)時(shí)，具有良好的穩(wěn)定性。r345q12，是帶隙基準(zhǔn)的核心電路，通過計(jì)算和仿真可以確定各個(gè)阻值，得到與溫度無關(guān)的輸出電壓。在電路設(shè)計(jì)過程中首先要進(jìn)行參數(shù)提取，本設(shè)計(jì)采用h05mixddst02v13工藝，因此首先對(duì)h05mixddst02v13庫中的閾值電壓，跨導(dǎo)參數(shù)以及溝道長度調(diào)制效應(yīng)系數(shù)等數(shù)據(jù)進(jìn)行參數(shù)提取。下面開始進(jìn)行參數(shù)提取以及手動(dòng)計(jì)算的具體過程。3.2參數(shù)提取3.2.1 mos管閾值電壓的提取在參數(shù)提取過程中我們用到h05mixddst02v13庫文件（1） nmos閾值電

34、壓通過hspice仿真可以看出當(dāng)電壓超過0.687v后，曲線明顯向上傾斜，所以nmos的閾值電壓為： （2） pmos閾值電壓 通過仿真可以得出當(dāng)電壓超過-1.04后曲線明顯趨于平穩(wěn)，保持一條直線。所以pmos的閾值電壓為：3.2.2 mos管的跨導(dǎo)參數(shù)同樣是在h05mixddst02v13庫文件下（1）nmos的跨導(dǎo)參數(shù) 在飽和區(qū)中，忽略溝道長度調(diào)制效應(yīng)，id 可近似看成：取w/l=1，則上圖是隨變化的曲線，則隨變化的斜率就是。在圖中取兩個(gè)點(diǎn)（1，1.78e-3）（1.5，4.75e-3），求出斜率：（2）pmos跨導(dǎo)參數(shù)在飽和區(qū)中，忽略溝道長度調(diào)制效應(yīng)，可以近似看成：取，則上圖是隨變化的曲

35、線，則曲線斜率就是。在圖中取兩個(gè)點(diǎn)（-1.70,2.17e-3）（-1.50,-1.42e-3）,求出斜率：3.2.3 mos管的溝道長度調(diào)制效應(yīng)系數(shù)（1）nmos溝道長度調(diào)制效應(yīng)系數(shù) 當(dāng)管子進(jìn)入飽和區(qū)后，漏極電流隨vds變化的斜率就是。在圖中取兩點(diǎn)（1.5，5.63e-5）（2.49,5.89e-5）,求當(dāng)l=0.6時(shí)，斜率：（2）pmos溝道長度調(diào)制效應(yīng)系數(shù)當(dāng)管子進(jìn)入飽和區(qū)后，漏極電流隨vds變化的斜率就是，在圖中取兩點(diǎn)（-2.00，10.5e-6）,（-1.00,-9.23e-5）,求出斜率：表1 mos管參數(shù)nmospmos閾值電壓跨導(dǎo)參數(shù)溝道長度調(diào)制效應(yīng)系數(shù)3.3運(yùn)算放大器電路結(jié)構(gòu)以

36、及尺寸計(jì)算3.3.1運(yùn)算放大器結(jié)構(gòu)及指標(biāo)表2 運(yùn)算放大器性能指標(biāo)性能單位數(shù)值小信號(hào)低頻電壓增益v/v5000單位增益帶寬mhz10相位裕度度60轉(zhuǎn)換速率srv/us10建立時(shí)間ns80共模抑制比db80電源電壓v5輸入共模范圍v1.5-3.4電壓輸出范圍v0.3-4.7負(fù)載電容pf10功耗mw15電源電壓抑制比db80運(yùn)算放大器（簡(jiǎn)稱運(yùn)放）是許多模擬系統(tǒng)和混合信號(hào)系統(tǒng)中的一個(gè)完整部分。大量的具有不同復(fù)雜程度的運(yùn)放被用來實(shí)現(xiàn)各種功能：從直流偏置的產(chǎn)生到高速放大或者濾波。伴隨著每一代cmos工藝，由于電源電壓和晶體管溝道長度的減小，為運(yùn)放設(shè)計(jì)不斷提出復(fù)雜的課題。二級(jí)運(yùn)放結(jié)構(gòu)，提高增益，運(yùn)放中的電源

37、抑制和噪聲的影響7。3.3.2根據(jù)運(yùn)放手動(dòng)計(jì)算1. 補(bǔ)償電容cc的確定。為了滿足獲得60的相位裕量，cc的最小值有下面的要求：這里我們?nèi)　?. 通過轉(zhuǎn)換速率sr求m5漏電流假設(shè)補(bǔ)償電容cc=5pf,因?yàn)閟r=/cc所以=sr*cc=10v/us*5pf=50ua由于流過m5的電流是50ua，所以流過m1、m2、m3、和m4的電流分別是25ua。3. 通過mos管的飽和區(qū)線性區(qū)臨界過驅(qū)動(dòng)電壓求m5的寬長比（w/l）,m5工在飽和狀態(tài)，則： 當(dāng)m5處于線性區(qū)和飽和區(qū)臨界時(shí)，過驅(qū)動(dòng)電壓veff5:根據(jù)最大共模輸入電壓3.4v，4. 通過mos管的飽和區(qū)和線性區(qū)臨界過驅(qū)動(dòng)電壓求m6的寬長比根據(jù)最大輸出

38、電壓4.7v，假設(shè)5. 求m7的寬長比（w/l）根據(jù)最小輸出電壓為0.3v，6. 求m3和m4的寬長比（w/l）、（w/l）在靜態(tài)偏置狀態(tài)：靜態(tài)時(shí)因此：因?yàn)椋骸⑺裕?. 求m1和m2的寬長比（w/l）、(w/l)由于單位增益帶寬，cc為補(bǔ)償電容，假設(shè)cc=5pf所以gm1為m1管的跨導(dǎo)，計(jì)算到這里需要驗(yàn)證一下：為了有60相位裕度，假定輸出極點(diǎn)設(shè)置在2.2gb跨導(dǎo)gm7應(yīng)該滿足：顯然gm7不滿足，因此修改gm7電流值和寬長比。重復(fù)4，5，6步驟。如下：8通過mos管的飽和區(qū)和線性區(qū)臨界過驅(qū)動(dòng)電壓求m6的寬長比根據(jù)最大輸出電壓為4.7v，假設(shè)9.求m7的寬長比根據(jù)最小輸出電壓為0.3v，10.求

39、m3和m4的寬長比、在靜態(tài)偏置狀態(tài)：靜態(tài)時(shí)因此：因?yàn)椋?、所以?1.求偏置電路中m8-m13各個(gè)管子的寬長比為了降低運(yùn)放的功耗，偏置電流鏡電路采用與查分尾電流比例為1/10的電流設(shè)置。所以偏置電路中m8-m13各個(gè)管子都工作在飽和區(qū)，且,并且如果r1=1k,則如果,則。12.各個(gè)管子的尺寸：表3 管子參數(shù)寬長比計(jì)算值取值m*(w/l)m161.66231*4/2m261.66231*4/2m3882*8/2m4882*8/2m534.7357*10/2m6138.8814028*20/4m763.496416*16/4m87714/2m97714/2m107714/2m117714/2m127

40、714/2m137.749816/213.手工驗(yàn)證（1） 小信號(hào)低頻增益第一級(jí)增益：第二級(jí)增益：:管子的跨導(dǎo)。前面求得gm1=0.314ms ro:管子的輸出電阻二級(jí)運(yùn)放總增益：（2）靜態(tài)功耗 3.4帶隙電壓基準(zhǔn)電路結(jié)構(gòu)以及計(jì)算3.4.1帶隙電壓基準(zhǔn)核心電路3.4.2 vbe結(jié)的溫度系數(shù)及結(jié)電壓的計(jì)算通過hspice進(jìn)行仿真可以得到pnp管vbe結(jié)的溫度系數(shù)及工作電流下的vbe結(jié)電壓，分析下圖可得：從圖中可以看到，在不同的工作電流下，pnp管vbe結(jié)都呈現(xiàn)負(fù)溫度系數(shù)。工作電流不同溫度系數(shù)略有不同。選擇工作電流200ua下的vbe結(jié)。選擇工作電流200ua下的vbe結(jié)的溫度特性曲線，取兩點(diǎn)，坐標(biāo)

41、分別為：（20，0.813），（60，0.748）因此，工作電流200ua條件下，vbe結(jié)的溫度系數(shù)是：20下，工作電流200ua條件下，vbe結(jié)電壓為：3.4.3 vbe的溫度系數(shù)計(jì)算接下來對(duì)結(jié)進(jìn)行仿真，可以得到下圖：取兩點(diǎn)（20，0.0468），（60，0.0528）計(jì)算得到結(jié)的溫度系數(shù)：3.4.4帶隙電路零溫度系數(shù)的計(jì)算利用前面得到的正負(fù)溫度系數(shù)的電壓，我們現(xiàn)在可以設(shè)計(jì)出一個(gè)令人滿意的零溫度系數(shù)的基準(zhǔn)。我們有，這里是兩個(gè)工作在不同電流密度下的雙極晶體管的基極-發(fā)射極電壓的差值。為了得到零溫度系數(shù)，我們由電路可知：這里有,則因?yàn)?因此有所以4 電路仿真4.1仿真工具介紹模擬電路由于其在性能

42、上的復(fù)雜性和電路結(jié)構(gòu)上的多樣性，對(duì)仿真工具的精度、可靠性、收斂性以及速度等都有相當(dāng)高的要求。國際上公認(rèn)的模擬電路通用仿真工具是美國加利福尼亞大學(xué)伯克利(berkeley)分校開發(fā)的通用電路模擬程序spice( simulation program with integrated circuit emphasis)，目前享有盛譽(yù)的eda公司的模擬電路仿真工具，都是以spice為基礎(chǔ)實(shí)現(xiàn)的。其中以美國原 meta software公司的hspice和micro sim公司的pspice最為流行。hspice是meta軟件公司推出的工業(yè)級(jí)電路分析產(chǎn)品，它能提供電路在穩(wěn)態(tài)、瞬態(tài)及頻域狀態(tài)下所進(jìn)行的模擬

43、仿真，包括直流工作點(diǎn)和直流傳輸特性分析、交流小信號(hào)分析、噪聲分析、瞬態(tài)分析、傅立葉分析、靈敏度分析、溫度分析、最壞情況分析以及蒙特卡羅分析等等。采用hspice可從直流到大于100ghz的微波范圍內(nèi)對(duì)電路作精確的模擬、分析10。4.2失調(diào)電壓仿真驗(yàn)證一個(gè)理想的運(yùn)放，當(dāng)輸入電壓為0時(shí)，輸出電壓也應(yīng)為0。但實(shí)際上它的差分輸入級(jí)很難做到完全對(duì)稱。通常在輸入電壓為0時(shí)，存在一定的輸出電壓。由上圖取點(diǎn)可知失調(diào)電壓為輸出電壓范圍0.23-4.69v4.3輸入共模范圍輸入共模范圍：0.133-3.49v4.4幅頻相頻特性單位增益帶寬：17mhz相位裕度：56度低頻增益：80db4.5帶隙電壓基準(zhǔn)核心電路仿真

44、如圖為核心電路電壓隨溫度變化曲線在0-100溫度范圍內(nèi)，基準(zhǔn)電壓溫度系數(shù)大約為0.25mv/,具有良好的溫度特性。5 結(jié)論基準(zhǔn)電壓源廣泛應(yīng)用于各種集成電路中，其精度和穩(wěn)定性直接影響著整個(gè)系統(tǒng)的性能，在生活中對(duì)基準(zhǔn)源的功耗、電源抑制比、工作電壓等方面都有較高的要求。本文通過對(duì)cmos帶隙基準(zhǔn)電壓源進(jìn)行深入的研究，設(shè)計(jì)出了一種精度較高的帶隙基準(zhǔn)源。由電路的仿真結(jié)果驗(yàn)證了基準(zhǔn)源在0-100范圍內(nèi)，溫度系數(shù)可以達(dá)到0.25mv/,輸出電壓為1.2v。致謝首先我要感謝我的導(dǎo)師李書艷老師，她個(gè)人對(duì)于學(xué)術(shù)嚴(yán)謹(jǐn)?shù)膽B(tài)度給了我很大的觸動(dòng)，讓我能夠平靜下浮躁的心情認(rèn)認(rèn)真真完成整個(gè)電路的設(shè)計(jì)流程。在完成論文的過程中，

45、她給我提供了非常有用的參考資料，并在每個(gè)階段都提出值得我思考的建議，引導(dǎo)我使用更方便、正確的分析方法來解決問題。其次，也要感謝電子專業(yè)的老師，他們總是很耐心地回答我提出的各種問題，盡管有些在他們看來是很簡(jiǎn)單的，這讓我省去了許多無謂的摸索過程，直接學(xué)到了一些精髓所在。感謝寢室同學(xué)在論文上給予我的幫助，正是有了他們的幫助我的論文才能順利完成。感謝所有曾經(jīng)幫助過我的朋友們，他們給了我堅(jiān)強(qiáng)和自信。最后，感謝遼寧工程技術(shù)大學(xué)對(duì)我四年的培養(yǎng)。感謝曾經(jīng)教育和幫助過我的所有老師。衷心感謝百忙之中抽出時(shí)間參加論文評(píng)閱和論文答辯的各位老師，感謝你們?yōu)閷忛啽疚乃冻龅男燎趧趧?dòng)。作為一名電子專業(yè)的學(xué)生，我只是完成了一

46、個(gè)簡(jiǎn)單的基本模塊的設(shè)計(jì)，還有許多值得探究和思考的方面，接下來我同樣會(huì)繼續(xù)努力學(xué)習(xí)電路知識(shí)。在此用我的態(tài)度與決心來表示對(duì)你們真誠的謝意。參考文獻(xiàn)1 m.-h. cheng, z. -w. wu. low -power low-voltage reference using peaking current mirror circuit. electronics letters.2005年4月2 朱正涌.半導(dǎo)體集成電路.北京:清華大學(xué)出版社，2001年1月3 畢查德拉扎維，模擬cmos集成電路設(shè)計(jì).西安交通大學(xué)出版社，2003年2月4 程軍，陳貴燦.兩種新型cmos帶隙基準(zhǔn)電路.微電子學(xué)與計(jì)算機(jī).2

47、003年7月5 孫順根，吳曉波，王族等一種高精度cmos能隙基準(zhǔn)電壓源.微電子學(xué).2003年7月6 史侃俊，許維勝，余有靈.cmos帶隙基準(zhǔn)電壓源中的曲率校正方法.電子技術(shù)用.2006年5月7 p.e.艾倫，d.r.霍爾伯格.cmos模擬電路設(shè)計(jì).科學(xué)出版社，1995年3月8 孟波，鄒雪城等.一種高性能cmos基準(zhǔn)電壓源電路設(shè)計(jì).微電子學(xué)與計(jì)算機(jī).2003年8月9 何樂年, 王憶.模擬集成電路設(shè)計(jì)與仿真.北京.科學(xué)出版社，2008年8月10 劉艷艷，張為等.cmos電路設(shè)計(jì)、布局與仿真.北京：人民郵電出版社，2008年5月附錄 a：中文譯文低壓cmos帶隙基準(zhǔn)電壓源設(shè)計(jì)摘要：基準(zhǔn)源是模擬集成電

48、路中的基本單元之一, 它在高精度 adc, dac, soc 等電路中起著重要作用, 基準(zhǔn)源的精度直接控制著這些電路的精度。闡述一個(gè)基于帶隙基準(zhǔn)結(jié)構(gòu)的 sub- 1 v、低功耗、 溫度系數(shù)、低高電源抑制比的cmos基準(zhǔn)電壓源。并基于csmc 0.5 m double poly m ix process 對(duì)電路進(jìn)行了仿真, 得到理想的設(shè)計(jì)結(jié)果。關(guān)鍵詞: cmos基準(zhǔn)電壓源; 低功耗; sub- 1 v; 高電源抑制比0 引言基準(zhǔn)電壓源廣泛應(yīng)用于電源調(diào)節(jié)器、 d 和 d/ a 、a/d轉(zhuǎn)換器、數(shù)據(jù)采集系統(tǒng), 以及各種測(cè)量設(shè)備中。近年來, 隨著微電子技術(shù)的迅速發(fā)展, 低壓低功耗已成為當(dāng)今電路設(shè)計(jì)的重

49、要標(biāo)準(zhǔn)之一。比如, 在一些使用電池的系統(tǒng)中, 要求電源 電壓在 3 v 以下。因此, 作為電源調(diào)節(jié)器、 d 和 d/ a 轉(zhuǎn)換器等電路核心功能模塊之一的電a/d, 壓基準(zhǔn)源, 必然要求在低電源電壓下工作。在傳統(tǒng)的 帶隙基 準(zhǔn)源 設(shè)計(jì)中, 輸出電壓常在1.25 v 左右, 這就限制了最小電源電壓。另一方面, 共集電極的寄生 bjt 和運(yùn)算放大器的共模輸入電壓, 也限制了 ptat 電流生成環(huán)路的低壓設(shè)計(jì)。近年來, 一些文獻(xiàn)力圖解決這方面的問題。歸納起來, 前一問題可以通過合適的電阻分壓來實(shí)現(xiàn) ; 第二個(gè)問題可以通過 bicmos 工藝來實(shí)現(xiàn) , 或通過低閾值電壓的 mos 器件來實(shí)現(xiàn)但工藝上的難

50、度以及設(shè)計(jì)成本將上升。基于上面的考慮, 本文首先對(duì)傳統(tǒng)的帶隙電壓源原理進(jìn)行分析, 然后提出了一種比較廉價(jià)且性能較高的低壓帶隙基準(zhǔn)電壓源, 采用電流反饋、一級(jí)溫度補(bǔ)償技術(shù)設(shè)計(jì)了低壓 cmos 帶隙基準(zhǔn)源電路, 使其電路能工作在較低的電壓下。本文介紹這種帶隙電壓基準(zhǔn)源的設(shè)計(jì)原理給出了電路的仿真結(jié)果, 并對(duì)結(jié)果進(jìn)行了分析。并基于csmc0 5 m double poly mix process 對(duì)電路進(jìn)行了仿真得到理想結(jié)果。1 低壓coms基準(zhǔn)電壓源設(shè)計(jì)1.1傳統(tǒng)的帶隙基準(zhǔn)源圖1為帶隙基準(zhǔn)電壓源的原理示意圖。雙極性晶體管的基極發(fā)射極電壓vbe,具有負(fù)的溫度系數(shù), 其溫度系數(shù)一般為-2.2mv/k。而

51、熱電壓vt具有正的溫度系數(shù), 其溫度系數(shù)在室溫下為+0.085v/k。將 vt 乘以常數(shù)k并和vbe相加就得到輸出電壓vref: (1) 將式（1）對(duì)溫度t微分并代入vbe和vt的溫度系數(shù)可求的k，它使vref的溫度系數(shù)在理論上為零。vbe受電源電壓變化的影響很小，因而帶隙基準(zhǔn)電壓的輸出電壓受電源的影響也很小。圖2是典型的cmos帶隙電壓基準(zhǔn)源電路。兩個(gè)pnp管q1,q2的基極-發(fā)射極電壓差： （2）式中：j1和j2是流過q1和q2的電流密度。運(yùn)算放大器的作用使電路處于深度負(fù)反饋狀態(tài)，使得節(jié)點(diǎn)1和節(jié)點(diǎn)2的電壓相等。即： （3） （4）圖1 帶隙基準(zhǔn)源原理示意圖圖2 典型的cmos帶隙電壓基準(zhǔn)源

52、由圖2可得： (5)通過m1和m2的鏡像作用，使得i1和i2相等，結(jié)合式（4）和式（5）可得： (6)式中：a1和a2是q1和q2的發(fā)射極面積。比較式（5）和式（1），可得常數(shù)k為： （7）在實(shí)際設(shè)計(jì)中，k值即為式（7）表示。傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)能輸出比較精確的電壓，但其電源電壓較高（大于3v），且基準(zhǔn)輸出范圍有限（1.2v）以下的精確基準(zhǔn)電壓，就必須對(duì)基準(zhǔn)源結(jié)構(gòu)上進(jìn)行改進(jìn)和提高。1.2 低壓cmos基準(zhǔn)電壓源的電路設(shè)計(jì)本設(shè)計(jì)基于csmc0.5umcmos工藝（nmos的閾值電壓為0.536v，pmos的閾值電壓為-0.736v），采用一級(jí)溫度補(bǔ)償、電流反饋技術(shù)設(shè)計(jì)的低壓帶隙基準(zhǔn)源電路如圖3所示。低壓帶隙基準(zhǔn)源的電流不僅用于提供