計(jì)算機(jī)體系結(jié)構(gòu)考試大題小題

1、1、馮.諾依曼描述的計(jì)算機(jī)組成:運(yùn)算器。用于數(shù)值運(yùn)算存儲器。用于存儲數(shù)據(jù)和程序輸入輸出設(shè)備。用于計(jì)算機(jī)和外部信息的交換控制器。根據(jù)程序形成控制（指令、命令）序列，完成對數(shù)據(jù)的運(yùn)算。2、系列機(jī)：具有相同體系結(jié)構(gòu)，但組成和實(shí)現(xiàn)不同的一系列型號的計(jì)算機(jī)系統(tǒng)權(quán)，已獲得全局最優(yōu)結(jié)果。3、大概率事件優(yōu)先原則（基本思想）：對于大概率事件，賦予它優(yōu)先的處理權(quán)和資源使用4、CPI :（指令時(shí)鐘數(shù)）每條指令執(zhí)行的平均時(shí)鐘周期數(shù)。即概念性結(jié)構(gòu)與功能特性。5、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)：傳統(tǒng)機(jī)器程序員所看到的計(jì)算機(jī)屬性,6、記分牌技術(shù)：在動(dòng)態(tài)調(diào)度流水線中，所有指令在流出（IS）階段是順序的，但是在第二階段讀操作數(shù)（RO時(shí)，只要指

2、令運(yùn)行所需的資源滿足并且沒有數(shù)據(jù)阻塞，就應(yīng)該允許指令亂序執(zhí)行。7、Tomasulo算法：記分牌的關(guān)鍵部分和寄存器換名技術(shù)結(jié)合在一起，其基本核心是通過寄存器換名來消除寫后寫和先讀后寫相關(guān)可能引發(fā)的流水線阻塞。&指令級并行：簡稱ILP。是指指令之間存在的一種并行性，利用它，計(jì)算機(jī)可以并行執(zhí)行兩條或兩條以上的指令。9、指令的動(dòng)態(tài)調(diào)度：是指在保持?jǐn)?shù)據(jù)流和異常行為的情況下，通過硬件對指令執(zhí)行順序進(jìn)行重新安排，以提高流水線的利用率且減少停頓現(xiàn)象。是由硬件在程序?qū)嶋H運(yùn)行時(shí)實(shí)施的。10、指令的靜態(tài)調(diào)度：是指依靠編譯器對代碼進(jìn)行靜態(tài)調(diào)度,以減少相關(guān)和沖突。它不是在程序執(zhí)行的過程中、而是在編譯期間進(jìn)行代碼調(diào)度和優(yōu)

3、化的。11、存儲器的3個(gè)主要指標(biāo)：容量、速度、每位價(jià)格Cache,然后再進(jìn)行寫入。12、按寫分配法： 寫失效時(shí)，先把所寫單元所在的塊調(diào)入Cacheo13、不按寫分配法：寫失效時(shí)，直接寫入下一級存儲器中，而不把相應(yīng)的塊調(diào)入14、寫回法：只把信息寫入Cache中相應(yīng)塊，該塊只有被替換時(shí)，才被寫回主存。15、寫直達(dá)法：在執(zhí)行寫操作時(shí)，不僅把信息寫入 Cache中相應(yīng)的塊，而且也寫入下一級存儲器中相應(yīng)的塊。16、直接映象：主存中的每一塊只能被放置到 Cache中唯一的一個(gè)地方。17、全相聯(lián)映象:主存中的任一塊可以被放置到 Cache中任意一個(gè)地方。18、組相聯(lián)映象:主存中的每一塊可以放置到 Cache

4、中唯一的一組中任何一個(gè)地方（Cache分成若干組，每組由若干塊構(gòu)成）。19、CPU中用來存放 操作數(shù)據(jù)單元主要有3種：堆棧，累加器和通用寄存器20、尋址方式：指指令系統(tǒng)中產(chǎn)生所要訪問數(shù)據(jù)地址的方法21、22、控制指令：用來改變控制流23、指令：操作碼和地址碼組成能改變控制流的指令有四種：分支、跳轉(zhuǎn)、過程調(diào)用、過程返回24、25、流水線：將一個(gè)重復(fù)的時(shí)序過程，分解成為若干個(gè)子過程，而每一個(gè)子過程都可有效地在其專用功能段上與其它子過MIPS指令可分為4大類：Load和Store、ALU操作、分支與跳轉(zhuǎn)、浮點(diǎn)操作程同時(shí)執(zhí)行。26、流水線相關(guān)的3種類型:結(jié)構(gòu)沖突：因硬件資源滿足不了指令重疊執(zhí)行的要求而

5、發(fā)生的沖突。沖突。數(shù)據(jù)沖突：當(dāng)指令在流水線中重疊執(zhí)行時(shí)，因需要用到前面指令的執(zhí)行結(jié)煩果而發(fā)生的控制沖突：流水線遇到分支指令或其它會改變 PC直的指令所引起的沖突。27、RAID :廉價(jià)磁盤冗余陣列或獨(dú)立磁盤冗余陣列。0答:3類？區(qū)別不同指令集結(jié)構(gòu)的主要因素是什么？根據(jù)這個(gè)主要因素可將指令集結(jié)構(gòu)分為哪 區(qū)別不同指令集結(jié)構(gòu)的主要因素是 CP中用來存儲操作數(shù)的存儲單元。據(jù)此可將指令系統(tǒng)結(jié)構(gòu)分為堆棧結(jié)構(gòu)、累加器結(jié)構(gòu)和通用寄存器結(jié)構(gòu)。1.6某臺主頻為400MHz的計(jì)算機(jī)執(zhí)行標(biāo)準(zhǔn)測試程序，程序中指令類型、執(zhí)行數(shù)量和平均時(shí)鐘周期數(shù)如下:指令類型指令執(zhí)行數(shù)量平均時(shí)鐘周期數(shù)整數(shù)450001數(shù)據(jù)傳送750002浮

6、點(diǎn)80004分支15002求該計(jì)算機(jī)的有效CPI、MIPS和程序執(zhí)行時(shí)間。解：(1) CPI = (45000 X 1 + 75000X 2 + 8000 X 4+ 1500 X 2) / 129500= 1.776(2) MIPS速率=f/ CPI = 400/1.776 = 225.225MIPS(3)程序執(zhí)行時(shí)間=(45000X 1+ 75000X 2+ 8000X 4+ 1500X2)/400=575s2.16、若某機(jī)要求：三地址指令4條，單地址指令255條，零地址指令16條。設(shè)指令字長為12位.每個(gè)地址碼長為3位。問能否以擴(kuò)展操作碼為其編碼？如果其中單地址指令為254條呢?說明其理由

7、。答：不能用擴(kuò)展碼為其編碼。T指令字長12位，每個(gè)地址碼占3位 ;三地址指令最多是2人（12-3-3-3）=8 條，現(xiàn)三地址指令需4條,二可有4條編碼作為擴(kuò)展碼，單地址指令最多為 4 X 2人3 X 23=28=256條,現(xiàn)要求單地址指令255條，.可有一條編碼作擴(kuò)展碼零地址指令最多為1 X 2人3=8條不滿足題目要求二不可能以擴(kuò)展碼為其編碼。若單地址指令254條，可以用擴(kuò)展碼為其編碼。T依據(jù)中推導(dǎo)，單地址指令中可用2條編碼作為擴(kuò)展碼零地址指令為2 X 23=16條，滿足題目要求3.5簡述流水線技術(shù)的特點(diǎn)。答：流水技術(shù)有以下特點(diǎn):（1）流水線把一個(gè)處理過程分解為若干個(gè)子過程，每個(gè)子過程由一個(gè)專

8、門的功能部件來實(shí)現(xiàn)。因此，流水線實(shí)際上是把一個(gè)大的處理功能部件分解為多個(gè)獨(dú)立的功能部件，并依靠它們的并行工作來提高吞吐率。(2)流水線中各段的時(shí)間應(yīng)盡可能相等，否則將引起流水線堵塞和斷流。(3)流水線每一個(gè)功能部件的前面都要有一個(gè)緩沖寄存器，稱為流水寄存器。(4)流水技術(shù)適合于大量重復(fù)的時(shí)序過程，只有在輸入端不斷地提供任務(wù)，才能充分發(fā)揮流水線的效率。(5)流水線需要有通過時(shí)間和排空時(shí)間。在這兩個(gè)時(shí)間段中，流水線都不是滿負(fù)荷工作。MIPS的五個(gè)周期取指令周期（IF ）、指令譯碼/讀寄存器周期（ID ）、執(zhí)行/有效地址計(jì)算周期（EX）、存儲器訪問/分支完成周期（MEM）寫回周期（WB流水線相關(guān)的3

9、種類型:結(jié)構(gòu)沖突：因硬件資源滿足不了指令重疊執(zhí)行的要求而發(fā)生的沖突。數(shù)據(jù)沖突：當(dāng)指令在流水線中重疊執(zhí)行時(shí)，因需要用到前面指令的執(zhí)行結(jié)煩果而發(fā)生的沖突?？刂茮_突：流水線遇到分支指令或其它會改變PC直的指令所引起的沖突。3.12有一指令流水線如下所示50ns1001155 Ous200us第二個(gè)問題操作系統(tǒng)可以保證I/O操作的數(shù)據(jù)不在cache中。如果不能，就作廢Cache中相應(yīng)的數(shù)據(jù)。(1)求連續(xù)輸入10條指令，該流水線的實(shí)際吞吐率和效率;(2)該流水線的瓶頸”在哪一段？請采取兩種不同的措施消除此瓶頸”對于你所給出的兩種新的流水線， 連續(xù)輸入10條指令 時(shí)，其實(shí)際吞吐率和效率各是多少?解：(1)

10、2200( ns) 200 9 200) 100 50 (50 t) 1 n (t T max m1 i i pipeline )(ns 220 1 T n TP 1 pip eli ne 45.45% 11 5 4 400 TP mt TP E m1 i i(2)瓶頸在3、4段。會產(chǎn)生哪些數(shù)據(jù)不一致問題？如何克服?6.11在有Cache的計(jì)算機(jī)系統(tǒng)中，進(jìn)行I/O操作時(shí),答：(1)存儲器中可能不是CPU產(chǎn)生的最新數(shù)據(jù),所以I/O系統(tǒng)從存儲器中取出來的是陳舊數(shù)據(jù)。I/O系統(tǒng)與存儲器交換數(shù)據(jù)之后, 在Cache中，被CPU使用的可能就會是陳舊數(shù)據(jù)。第一個(gè)問題可以用寫直達(dá)Cache解決。變成八級流水

11、線（細(xì)分）唯復(fù)設(shè)S部件時(shí)間TP = %+%*)E = 400x1%50x8=%&82%變成八級流水線（細(xì)分）ZJ-CZHKHEyZHEZl畑SOes畑畑mT?ipelme= Ati + (11 1 )Atnax 1=1= 50x8 + 9x50= 850(118)my Ati臺400 10E = tP一=TP= q5&82%m8173.18在CRAY-1機(jī)器上，按照鏈接方式執(zhí)行下述4條向量指令（括號中給出了相應(yīng)功能部件的執(zhí)行時(shí)間），如果向量寄存器和功能部件之間的數(shù)據(jù)傳送需要1拍，試求此鏈接流水線的通過時(shí)間是多少拍？如果向量長度為64,則需多少拍才能得到全部結(jié)果?V 存儲器（從存儲器中取數(shù)：7拍

12、）V2JV0+Vi（向量加：3拍）V 3V 2A 3 （按（A3 ）左移：4拍）V5JV 3A V4 （向量邏輯乘：2拍） 解：通過時(shí)間就是每條向量指令的第一個(gè)操作數(shù)執(zhí)行完畢需要的時(shí)間，也就是各功能流水線由空到滿的時(shí)間，具體過程如下圖 所示。要得到全部結(jié)果，在流水線充滿之后，向量中后繼操作數(shù)繼續(xù)以流水方式執(zhí)行，直到整組向量執(zhí)行完畢。V0VIV3V4-fra.iSt= （7十D十（1十3十1】十Q十斗十D十4十2十D =23（拍T息共=T謂過十（&4-1 =2,+（扔）4.4。4.3根據(jù)需要展開下面的循環(huán)并進(jìn)行指令調(diào)度，直到?jīng)]有任何延遲。指令的延遲如表LOOP:L.DFO,0（R1）MUL.DF

13、0,F0,F2L.DF4,0（R2）ADD.DF0,F0,F4S.DF0,0（R2）DSUBIR1,R1,#8DSUBIR2,R2,#8BNEZR1,LOOP解：將循環(huán)展開兩次，進(jìn)行指令調(diào)度，即可以消除延遲，代碼如下:LOOP： L.D F0，0（ R1）L.D F10，-8（ R1）MUL.D F0，F(xiàn)0，F(xiàn)2MUL.D F10，F(xiàn)10，F(xiàn)2L.D F4，0（ R2）L.D F14，-8（ R2）ADD.D F0，F(xiàn)0，F(xiàn)4ADD.D F10，F(xiàn)10, F14DSUBI R1，R1，16S.D 0（ R2），F(xiàn)0DSUBI R2，BNEZ R1，LOOPS.D 8（ R2）， F104個(gè)時(shí)鐘

14、周期，緩沖不命中的開4.4 假設(shè)有一條長流水線，僅僅對條件轉(zhuǎn)移指令使用分支目標(biāo)緩沖。假設(shè)分支預(yù)測錯(cuò)誤的開銷為銷為 3個(gè)時(shí)鐘周期。假設(shè)：命中率為 90%，預(yù)測精度為90%，分支頻率為15%，沒有分支的基本CPI為1。1)求程序執(zhí)行的 CPI。2)相對于采用固定的 2個(gè)時(shí)鐘周期延遲的分支處理，哪種方法程序執(zhí)行速度更快？解：1)程序執(zhí)行的 CPI = 沒有分支的基本 CPI(1)+ 分支帶來的額外開銷分支帶來的額外開銷是指在分支指令中，緩沖命中但預(yù)測錯(cuò)誤帶來的開銷與緩沖沒有命中帶來的開銷之和。分支帶來的額外開銷=15% * (90%命中X 10%預(yù)測錯(cuò)誤X 4 + 10 %沒命中X 3)= 0.09

15、9所以，程序執(zhí)行的CPI =1 + 0.099 = 1.0992)采用固定的 2 個(gè)時(shí)鐘周期延遲的分支處理 CPI = 1 + 15%X2 = 1.3由(1)(2)可知分支目標(biāo)緩沖方法執(zhí)行速度快。4.5假設(shè)分支目標(biāo)緩沖的命中率為 90%，程序中無條件轉(zhuǎn)移指令的比例為 5%，沒有無條件轉(zhuǎn)移指令的程序 CPI值為1。假設(shè)分支CPI值為多少?目標(biāo)緩沖中包含分支目標(biāo)指令，允許無條件轉(zhuǎn)移指令進(jìn)入分支目標(biāo)緩沖，則程序的 解：設(shè)每 15%Xx=1.1 x= 2當(dāng)分支目標(biāo)緩沖命中時(shí)，無條件轉(zhuǎn)移指令的延遲為 0。所以程序的 CPI = 1 2 X 5% X （1 90%） =1.015.4降低Cache失效率有

16、哪幾種方法？簡述其基本思想。答：常用的降低Cache失效率的方法有下面幾種:1)增加Cache塊大小。增加塊大小利用了程序的空間局部性。2)增加Cache的容量。3)提高相聯(lián)度，降低沖突失效。4)偽相聯(lián)Cache,降低沖突失效。當(dāng)對偽相聯(lián) Cache進(jìn)行訪問時(shí)，首先是按與直接映象相同的方式進(jìn)行訪問。如果命中，則從相應(yīng)的塊中取出所訪問的數(shù)據(jù)，送給 CPU，訪問結(jié)束。如果不命中，就將索引字段的最高位取反，然后按照新索引去尋找相聯(lián)組 ”中的對應(yīng)塊。如果這一塊的標(biāo)識匹配，則稱發(fā)生了偽命中 ”。否則，就訪問下一級存儲器。5)硬件預(yù)取技術(shù)。在處理器提出訪問請求前預(yù)取指令和數(shù)據(jù)。6)由編譯器控制的預(yù)取，硬件

17、預(yù)取的替代方法，在編譯時(shí)加入預(yù)取的指令，在數(shù)據(jù)被用到之前發(fā)出預(yù)取請求。7)編譯器優(yōu)化，通過對軟件的優(yōu)化來降低失效率。8)犧牲”Cacheo在Cache和其下一級存儲器的數(shù)據(jù)通路之間增設(shè)一個(gè)全相聯(lián)的小Cache,存放因沖突而被替換出去的那些塊。每當(dāng)發(fā)生不命中時(shí)，在訪問下一級存儲器之前，先檢查犧牲Cache中是否含有所需的塊。如果有，就將該塊與Cache中某個(gè)塊做交換，把所需的塊從 “犧牲 ”Cache 調(diào)入 Cache。6.3 RAID 有哪些分級？各有何特點(diǎn) ？答：(1)RAID0。亦稱數(shù)據(jù)分塊，即把數(shù)據(jù)分布在多個(gè)盤上，實(shí)際上是非冗余陣列，無冗余信息。(2)RAID1 。亦稱鏡像盤，使用雙備份

18、磁盤。每當(dāng)數(shù)據(jù)寫入一個(gè)磁盤時(shí)，將該數(shù)據(jù)也寫到另一個(gè)冗余盤，這樣形成信息的兩份復(fù)制品。如果一個(gè)磁盤失效，系統(tǒng)可以到鏡像盤中獲得所需要的信息。鏡像是最昂貴的解決方法。特點(diǎn)是系統(tǒng)可靠性很高，但效率很低。(3)RAID2 。位交叉式海明編碼陣列。即數(shù)據(jù)以位或字節(jié)交叉的方式存于各盤，采用海明編碼。原理上比較優(yōu)越，但冗余信息的開銷太大，因此未被廣泛應(yīng)用。 (4)RAID3 。位交叉奇偶校驗(yàn)盤陣列，是單盤容錯(cuò)并行傳輸?shù)年嚵?。即?shù)據(jù)以位或字節(jié)交叉的方式存于各盤，冗余的奇偶校驗(yàn)信息存儲在一臺專用盤上。 (5)RAID4 。專用奇偶校驗(yàn)獨(dú)立存取盤陣列。即數(shù)據(jù)以塊(塊大小可變 )交叉的方式存于各盤，冗余的奇偶校驗(yàn)信

19、息存在一臺專用盤上。（6）RAID5。塊交叉分布式奇偶校驗(yàn)盤陣列，是旋轉(zhuǎn)奇偶校驗(yàn)獨(dú)立存取的陣列。即數(shù)據(jù)以塊交叉的方式存于各盤，但無專用的校驗(yàn)盤，而是把冗余的奇偶校驗(yàn)信息均勻地分布在所有磁盤上。（7）RAID6。雙維奇偶校驗(yàn)獨(dú)立存取盤陣列。即數(shù)據(jù)以塊（塊大小可變）交叉的方式存于各盤，冗余的檢、糾錯(cuò)信息均勻地分布在所有磁盤上。并且，每次寫入數(shù)據(jù)都要訪問一個(gè)數(shù)據(jù)盤和兩個(gè)校驗(yàn)盤，可容忍雙盤出錯(cuò)。RAID :廉價(jià)磁盤冗余陣列或獨(dú)立磁盤冗余陣列。6.10在有Cache勺計(jì)算機(jī)系統(tǒng)中，進(jìn)行I/O操作時(shí)，會產(chǎn)生哪些數(shù)據(jù)不一致問題？如何克服?答：（1）存儲器中可能不是CPU產(chǎn)生的最新數(shù)據(jù)，所以I/O系統(tǒng)從存儲器

20、中取出來的是陳舊數(shù)據(jù)。I/O系統(tǒng)與存儲器交換數(shù)據(jù)之后，在 Cache中，被CPU使用的可能就會是陳舊數(shù)據(jù)。第一個(gè)問題可以用寫直達(dá)Cache解決。第二個(gè)問題操作系統(tǒng)可以保證I/O操作的數(shù)據(jù)不在cache中。如果不能，就作廢Cache中相應(yīng)的數(shù)據(jù)。例5.11假設(shè)在1000次訪存中，L1 Cache失效40次，L2 Cache失效20次。試問：在這種情況下，該Cache 系統(tǒng)的局部失效率和全局失效率各是多少？解第一級Cache的失效率（全局和局部）是 40/1000，即4%;第二級Cache的局部失效率是20/40，即50%，第二級Cache的全局失效率是 20/1000，即卩2%。6.3 RAID

21、有哪些分級？各有何特點(diǎn)？答：（1）RAID0。亦稱數(shù)據(jù)分塊，即把數(shù)據(jù)分布在多個(gè)盤上，實(shí)際上是非冗余陣列，無冗余信息。（2）RAID1。亦稱鏡像盤，使用雙備份磁盤。每當(dāng)數(shù)據(jù)寫入一個(gè)磁盤時(shí)，將該數(shù)據(jù)也寫到另一個(gè)冗余盤，這樣形成信息的兩份復(fù)制品。如果一個(gè)磁盤失效，系統(tǒng)可以到鏡像盤中獲得所需要的信息。鏡像是最昂貴的解決方法。特點(diǎn)是系統(tǒng)可靠性很高，但效率很低。（3）RAID2。位交叉式海明編碼陣列。即數(shù)據(jù)以位或字節(jié)交叉的方式存于各盤，采用海明編碼。原理上比較優(yōu)越，但冗余信息的開銷太大，因此未被廣泛應(yīng)用。（4）RAID3。位交叉奇偶校驗(yàn)盤陣列，是單盤容錯(cuò)并行傳輸?shù)年嚵?。即?shù)據(jù)以位或字節(jié)交叉的方式存于各盤，冗余的奇偶校驗(yàn)信息存儲在一臺專用盤上。（5）RAID4。專用奇偶校驗(yàn)獨(dú)立存取盤陣列。即數(shù)據(jù)以塊（塊大小可變）交叉的方式存于各盤,冗余的奇偶校驗(yàn)信息存在一臺專用盤上。（6）RAID5塊交叉分布式奇偶校驗(yàn)盤陣列，是旋轉(zhuǎn)奇偶校驗(yàn)獨(dú)立存取的陣列。即數(shù)據(jù)以塊交叉的方式