用七段數(shù)碼管顯示簡(jiǎn)單字符

1、用七段數(shù)碼管顯示簡(jiǎn)單字符譯碼器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?1、了解顯示譯碼器的結(jié)構(gòu)和理解其工作原理。2、學(xué)習(xí)7段數(shù)碼顯示譯碼器設(shè)計(jì)。3、學(xué)習(xí)用基邏輯門、3-8譯碼器、4-1選擇器控制顯示器的顯示。二、實(shí)驗(yàn)內(nèi)容1、了解邏輯門、3-8譯碼器、4-1選擇器的工作原理，設(shè)計(jì)基本電路，實(shí)現(xiàn)以下功能：C2C1C0 是譯碼器的3個(gè)輸入，用C2C1C0 的不同取值來(lái)選擇在七段數(shù)碼管上輸出不同字符。七段數(shù)碼管是共陽(yáng)極的。圖1 七段譯碼器C2C1C0 的不同取值對(duì)應(yīng)顯示的字母如下： 圖2 字符編碼三、實(shí)驗(yàn)儀器及設(shè)備：一、PC機(jī)二、 Quartus 9.0 三、 DE2-70 四、顯示器四、實(shí)驗(yàn)步驟1、列出真值表，計(jì)算要

2、實(shí)現(xiàn)以上功能時(shí)數(shù)碼管的0-7段對(duì)應(yīng)的邏輯函數(shù)式。真值表如下：C2C1C0012345600010010000010110000010111000101100000011001111111101111111111011111111111111111函數(shù)表達(dá)式如下：“0”=“1”=“2”=“3”=（+）（+）（+）“4”=“5”=“6”=+2、新建一個(gè) quartusII 工程，用以在DE2_70平臺(tái)上實(shí)現(xiàn)所要求的電路。建立一個(gè)BDF文件，基于SSI，實(shí)現(xiàn)七段譯碼器電路，用SW3_SW1作為輸入C2C1C0，DE2_70平臺(tái)上的的數(shù)碼管分別為HEX0HEX7，輸出接HEX1。參照de2_70_pi

3、n_assignments.csv中的引腳分配表配置引腳。新建仿真文件，給出輸入信號(hào)，觀察輸出信號(hào)是否符合要求。編譯工程，完成后下載到FPGA中。撥動(dòng)波段開(kāi)關(guān)并觀察七段數(shù)碼管HEX0的顯示，以驗(yàn)證設(shè)計(jì)的功能是否正確。基于3-8譯碼器和4-1選擇器重復(fù)上述2.、中的步驟完成設(shè)計(jì)。（1）基于基本邏輯門電路邏輯圖（2）基于3-8譯碼器的設(shè)計(jì)3-8譯碼器真值表根據(jù)3-8譯碼器的真值表和74138芯片的邏輯電路，計(jì)算得：“0”=“1”=“2”=“3”=“4”=“5”=“6”=基于3-8譯碼器的邏輯電路圖：（2）基于4-1選擇器的設(shè)計(jì)AB1GN1Y選通2GNY2選通0001C002C00101C102C1

4、1001C202C21101C302C3101074153 控制選通基于4-1選擇器的邏輯電路圖：五、實(shí)驗(yàn)心得通過(guò)本次用七段數(shù)碼管顯示簡(jiǎn)單字符的實(shí)驗(yàn)，了解了七段數(shù)碼管的顯示工作方式；了解了Quartus 9.0 的工作流程；了解了3-8譯碼器和4-1選擇器的輸入輸出方式；鞏固了門電路的設(shè)計(jì)。六、實(shí)驗(yàn)結(jié)論可以通過(guò)不同的輸入控制七段數(shù)碼管七個(gè)段LED燈的亮滅，從而顯示不同的數(shù)字或字母。而不同的輸入可通過(guò)基本邏輯門、3-8譯碼器、4-1選擇器等多種方式實(shí)現(xiàn)。七、實(shí)驗(yàn)思考題1、從完成的設(shè)計(jì)中可總結(jié)出譯碼電路的主要作用是什么？答：變量譯碼器是一個(gè)將n個(gè)輸入變?yōu)?n個(gè)輸出的多輸出端的組合邏輯電路；輸出端為輸入變量的最小項(xiàng)的組合，也就是說(shuō)我們可能用譯碼器電路實(shí)現(xiàn)各種組合邏輯電路，實(shí)現(xiàn)了較少輸入對(duì)較多輸出的控制。2、比較基于SSI（基本邏輯門）、MSI（譯碼器和選擇器）完成同樣的設(shè)計(jì)