網(wǎng)絡(luò)MII接口與詳解

1、硬件部分1 MII 接口簡(jiǎn)介：MII 是英文 Medium Independent Interface 的縮寫，翻譯成中文是“介質(zhì)獨(dú)立接口” ， 該接口一般應(yīng)用于 MAC 層和 PHY層之間的以太網(wǎng)數(shù)據(jù)傳輸， 也可叫數(shù)據(jù)接口。(MAC 與 PHY 間的管理接口一般是 MDIO )MII 接口的類型有很多，常用的有MII 、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、 XLAUI等。下面對(duì)它們進(jìn)行一一介紹。MII 接口TXD(Transmit Data)3:0 ：數(shù)據(jù)發(fā)送信號(hào)，共 4 根信號(hào)線；RXD(Receive D

2、ata)3:0：數(shù)據(jù)接收信號(hào)，共 4 根信號(hào)線；TX_ER(Transmit Error) ： 發(fā)送數(shù)據(jù)錯(cuò)誤提示信號(hào)，同步于TX_CLK，高電平有效，表示TX_ER有效期內(nèi)傳輸?shù)臄?shù)據(jù)無(wú)效。對(duì)于10Mbps 速率下， TX_ER不起作用；RX_ER(Receive Error)： 接收數(shù)據(jù)錯(cuò)誤提示信號(hào)， 同步于 RX_CLK，高電平有效，表示 RX_ER 有效期內(nèi)傳輸?shù)臄?shù)據(jù)無(wú)效。對(duì)于 10Mbps 速率下， RX_ER不起作用；TX_EN(Transmit Enable)： 發(fā)送使能信號(hào)，只有在 TX_EN有效期內(nèi)傳的數(shù)據(jù)才有效； RX_DV(Reveive Data Valid：) 接收數(shù)據(jù)有

3、效信號(hào)，作用類型于發(fā)送通道的TX_EN；TX_CLK：發(fā)送參考時(shí)鐘， 100Mbps 速率下，時(shí)鐘頻率為 25MHz ，10Mbps 速率下，時(shí)鐘 頻率為 2.5MHz。注意， TX_CLK時(shí)鐘的方向是從 PHY側(cè)指向 MAC側(cè)的， 因此此時(shí)鐘是由 PHY 提供的。RX_CLK：接收數(shù)據(jù)參考時(shí)鐘， 100Mbps 速率下，時(shí)鐘頻率為 25MHz， 10Mbps 速率下， 時(shí)鐘頻率為 2.5MHz 。RX_CLK也是由 PHY側(cè)提供的。CRS：Carrier Sense，載波偵測(cè)信號(hào)，不需要同步于參考時(shí)鐘，只要有數(shù)據(jù)傳輸，CRS就有效，另外， CRS只有 PHY在半雙工模式下有效；COL： Co

4、llision Detectd，沖突檢測(cè)信號(hào)，不需要同步于參考時(shí)鐘，只有PHY在半雙工模式下有效。MII 接口一共有 16 根線。RMII 接口RMII即 Reduced MII，是 MII 的簡(jiǎn)化板，連線數(shù)量由 MII 的 16根減少為 8 根。TXD1:0：數(shù)據(jù)發(fā)送信號(hào)線，數(shù)據(jù)位寬為 2，是 MII 接口的一半； RXD1:0：數(shù)據(jù)接收信號(hào)線，數(shù)據(jù)位寬為 2，是 MII 接口的一半； TX_EN(Transmit Enable)：數(shù)據(jù)發(fā)送使能信號(hào)，與 MII 接口中的該信號(hào)線功能一樣； RX_ER(Receive Error：) 數(shù)據(jù)接收錯(cuò)誤提示信號(hào)，與MII 接口中的該信號(hào)線功能一樣；C

5、LK_REF：是由外部時(shí)鐘源提供的 50MHz 參考時(shí)鐘，與 MII 接口不同， MII 接口中的接 收時(shí)鐘和發(fā)送時(shí)鐘是分開的， 而且都是由 PHY芯片提供給 MAC 芯片的。這里需要注意的是， 由于數(shù)據(jù)接收時(shí)鐘是由外部晶振提供而不是由載波信號(hào)提取的，所以在 PHY 層芯片內(nèi)的數(shù) 據(jù)接收部分需要設(shè)計(jì)一個(gè) FIFO，用來(lái)協(xié)調(diào)兩個(gè)不同的時(shí)鐘 ,在發(fā)送接收的數(shù)據(jù)時(shí)提供緩沖。 PHY層芯片的發(fā)送部分則不需要 FIFO，它直接將接收到的數(shù)據(jù)發(fā)送到MAC 就可以了。CRS_DV：此信號(hào)是由 MII 接口中的 RX_DV和 CRS兩個(gè)信號(hào)合并而成。 當(dāng)介質(zhì)不空閑時(shí)， CRS_DV和 RE_CLK相異步的方式

6、給出。當(dāng) CRS比 RX_DV早結(jié)束時(shí) (即載波消失而隊(duì)列中還有 數(shù)據(jù)要傳輸時(shí) )，就會(huì)出現(xiàn) CRS_DV在半位元組的邊界以 25MHz/2.5MHz 的頻率在 0、 1 之間 的來(lái)回切換。因此， MAC 能夠從 CRS_DV中精確的恢復(fù)出 RX_DV和 CRS。在 100Mbps 速率時(shí)， TX/RX每個(gè)時(shí)鐘周期采樣一個(gè)數(shù)據(jù)；在10Mbps 速率時(shí)， TX/RX 每隔 10 個(gè)周期采樣一個(gè)數(shù)據(jù)， 因而 TX/RX數(shù)據(jù)需要在數(shù)據(jù)線上保留 10 個(gè)周期，相當(dāng)于一個(gè)數(shù) 據(jù)發(fā)送 10 次。當(dāng) PHY層芯片收到有效的載波信號(hào)后， CRS_DV信號(hào)變?yōu)橛行В?此時(shí)如果 FIFO 中還沒(méi)有 數(shù)據(jù)，則它會(huì)發(fā)

7、送出全 0 的數(shù)據(jù)給 MAC，然后當(dāng) FIFO中填入有效的數(shù)據(jù)幀，數(shù)據(jù)幀的開頭 是“ 101010-”交叉的前導(dǎo)碼，當(dāng)數(shù)據(jù)中出現(xiàn)“01”的比特時(shí)，代表正式數(shù)據(jù)傳輸開始，MAC 芯片檢測(cè)到這一變化，從而開始接收數(shù)據(jù)。當(dāng)外部載波信號(hào)消失后， CRS_DV會(huì)變?yōu)闊o(wú)效， 但如果 FIFO中還有數(shù)據(jù)要發(fā)送時(shí)， CRS_DV 在下一周期又會(huì)變?yōu)橛行?，然后再無(wú)效再有效，直到FIFO 中數(shù)據(jù)發(fā)送完為止。在接收過(guò)程中如果出現(xiàn)無(wú)效的載波信號(hào)或者無(wú)效的數(shù)據(jù)編碼，則RX_ER 會(huì)變?yōu)橛行?，表示物理層芯片接收出錯(cuò)。SMII 接口SMII即Serial MII ，串行 MII的意思，跟 RMII 相比，連線進(jìn)一步減少到

8、4根；TXD：發(fā)送數(shù)據(jù)信號(hào)，位寬為 1； RXD：接收數(shù)據(jù)信號(hào)，位寬為 1； SYNC：收發(fā)數(shù)據(jù)同步信號(hào)，每 10 個(gè)時(shí)鐘周期置 1 次高電平，指示同步。CLK_REF：所有端口共用的一個(gè)參考時(shí)鐘，頻率為125MHz，為什么 100Mbps 速率要用125MHz 時(shí)鐘？因?yàn)樵诿?8 位數(shù)據(jù)中會(huì)插入 2 位控制信號(hào)，請(qǐng)看下面介紹。TXD/RXD以 10 比特為一組， 以 SYNC為高電平來(lái)指示一組數(shù)據(jù)的開始， 在 SYNC變高后 的 10 個(gè)時(shí)鐘周期內(nèi)， TXD 上依次輸出的數(shù)據(jù)是： TXD7:0、 TX_EN、 TX_ER，控制信號(hào)的含 義與 MII 接口中的相同； RXD 上依次輸出的數(shù)據(jù)是

9、： RXD7:0、RX_DV、 CRS， RXD7:0的含 義與 RX_DV有關(guān)，當(dāng) RX_DV為有效時(shí) （高電平 ）， RXD7:0上傳輸?shù)氖俏锢韺咏邮盏臄?shù)據(jù)。當(dāng) RX_DV為無(wú)效時(shí) （低電平 ）， RXD7:0上傳輸?shù)氖俏锢韺拥臓顟B(tài)信息數(shù)據(jù)。見下表：當(dāng)速率為 10Mbps 時(shí)，每一組數(shù)據(jù)要重復(fù)10次，MAC/PHY芯片每 10 個(gè)周期采樣一次。MAC/PHY芯片在接收到數(shù)據(jù)后會(huì)進(jìn)行串/并轉(zhuǎn)換。SSMII接口SSMII即 Serial Sync MII，叫串行同步接口， 跟 SMII 接口很類似，只是收發(fā)使用獨(dú)立的參考時(shí)鐘和同步時(shí)鐘， 不再像 SMII 那樣收發(fā)共用參考時(shí)鐘和同步時(shí)鐘，傳輸距

10、離比 SMII 更遠(yuǎn)。SSSMII接口SSSMII即 Source Sync Serial MII，叫源同步串行 MII 接口， SSSMII與 SSMII 的區(qū)別在于參 考時(shí)鐘和同步時(shí)鐘的方向， SSMII 的 TX/RX參考時(shí)鐘和同步時(shí)鐘都是由 PHY 芯片提供的，而 SSSMII的 TX 參考時(shí)鐘和同步時(shí)鐘是由 MAC 芯片提供的， RX 參考時(shí)鐘和同步時(shí)鐘是由 PHY 芯片提供的，所以顧名思義叫源同步串行。接收參考時(shí)鐘 RX_CLK的頻率均為 125MHz(1000Mbps/8=125MHz) 。在這里有一點(diǎn)需要特別說(shuō)明下， 那就是發(fā)送參考時(shí)鐘GTX_CLK，它和 MII 接口中的 T

11、X_CLK是不同的，MII接口中的 TX_CLK是由 PHY芯片提供給 MAC芯片的，而GMII 接口中的 GTX_CLK是由 MAC 芯片提供給 PHY芯片的。兩者方向不一樣。在實(shí)際應(yīng)用中，絕大多數(shù) GMII 接口都是兼容 MII 接口的，所以，一般的 GMII 接口都有GMII 接口與 MII 接口相比， GMII 的數(shù)據(jù)寬度由 4 位變?yōu)?8 位，GMII 接口中的控制信號(hào)如 TX_ER、 TX_EN、RX_ER、RX_DV、CRS和 COL的作用同 MII 接口中的一樣，發(fā)送參考時(shí)鐘 GTX_CLK和兩個(gè)發(fā)送參考時(shí)鐘： TX_CLK和 GTX_CLK兩( 者的方向是不一樣的，前面已經(jīng)說(shuō)

12、過(guò)了)，在用作MII 模式時(shí)，使用 TX_CLK和 8 根數(shù)據(jù)線中的 4 根。RGMII接口RGMII 即 Reduced GMII，是 GMII 的簡(jiǎn)化版本，將接口信號(hào)線數(shù)量從 24 根減少到 14 根（COL/CRS端口狀態(tài)指示信號(hào)，這里沒(méi)有畫出 ），時(shí)鐘頻率仍舊為 125MHz ，TX/RX數(shù)據(jù)寬度從 8 為變?yōu)?4 位，為了保持 1000Mbps 的傳輸速率不變， RGMII 接口在時(shí)鐘的上升沿和下降沿 都采樣數(shù)據(jù)。在參考時(shí)鐘的上升沿發(fā)送 GMII 接口中的 TXD3:0/RXD3:0 ，在參考時(shí)鐘的下 降沿發(fā)送 GMII 接口中的 TXD7:4/RXD7:4 。RGMI同時(shí)也兼容 1

13、00Mbps 和10Mbps 兩種速率， 此時(shí)參考時(shí)鐘速率分別為 25MHz 和 2.5MHz 。TX_EN信號(hào)線上傳送 TX_EN和 TX_ER兩種信息，在 TX_CLK的上升沿發(fā)送 TX_EN，下降 沿發(fā)送 TX_ER；同樣的， RX_DV信號(hào)線上也傳送 RX_DV和 RX_ER兩種信息，在 RX_CLK的上 升沿發(fā)送 RX_DV，下降沿發(fā)送 RX_ER。SGMII接口SGMII即 Serial GMII ，串行 GMII，收發(fā)各一對(duì)差分信號(hào)線，時(shí)鐘頻率625MHz ，在時(shí)鐘信號(hào)的上升沿和下降沿均采樣，參考時(shí)鐘RX_CLK由 PHY 提供，是可選的，主要用于 MAC側(cè)沒(méi)有時(shí)鐘的情況，一般情

14、況下， RX CLK不使用。收發(fā)都可以從數(shù)據(jù)中恢復(fù)出時(shí)鐘。在 TXD發(fā)送的串行數(shù)據(jù)中， 每 8 比特?cái)?shù)據(jù)會(huì)插入 TX EN/TX ER 兩比特控制信息， 同樣，在 RXD接收數(shù)據(jù)中，每 8 比特?cái)?shù)據(jù)會(huì)插入 RX DV/RX ER 兩比特控制信息，所以總的數(shù)據(jù)速率為 1.25Gbps=625Mbps*2.其實(shí)，大多數(shù) MAC 芯片的 SGMII接口都可以配置成 SerDes接口（在物理上完全兼容， 只 需配置寄存器即可 ），直接外接光模塊， 而不需要 PHY層芯片，此時(shí)時(shí)鐘速率仍舊是 625MHz ， 不過(guò)此時(shí)跟 SGMII接口不同， SGMII接口速率被提高到 1.25Gbps是因?yàn)椴迦肓丝刂?/p>

15、信息， 而 SerDes 端口速率被提高是因?yàn)檫M(jìn)行了 8B/10B 變換，本來(lái) 8B/10B 變換是 PHY芯片的工作， 在 SerDes接口中，因?yàn)橥饷娌唤?PHY芯片，此時(shí) 8B/10B 變換在 MAC 芯片中完成了。 8B/10B變換的主要作用是擾碼，讓信號(hào)中不出現(xiàn)過(guò)長(zhǎng)的連“0”和連“ 1”情況，影響時(shí)鐘信息的提取，關(guān)于 8B/10B 變換知識(shí)，我后續(xù)會(huì)單獨(dú)介紹。TBI接口TBI 即 Ten Bit Interface 的意思，接口數(shù)據(jù)位寬由 GMII 接口的 8 位增加到 10 位，其實(shí)， TBI接口跟 GMII 接口的差別不是很大，多出來(lái)的 2位數(shù)據(jù)主要是因?yàn)樵?TBI接口下， MA

16、C 芯片在將數(shù)據(jù)發(fā)給 PHY芯片之前進(jìn)行了 8B/10B變換（8B/10B 變換本是在 PHY芯片中完成的， 前面已經(jīng)說(shuō)過(guò)了 ），另外，RX_CLK+-/是從接收數(shù)據(jù)中恢復(fù)出來(lái)的半頻時(shí)鐘， 頻率為 62.5MHz ， RX_CLK+-/不是差分信號(hào)，而是兩個(gè)獨(dú)立的信號(hào)，兩者之間有180 度的相位差，在這兩個(gè)時(shí)鐘的上升沿都采樣數(shù)據(jù)。 RX CLK+-/也叫偽差分信號(hào)。除掉上面說(shuō)到的之外，剩下的信號(hào)都 跟 GMII 接口中的相同。大多數(shù)芯片的 TBI接口和 GMII 接口兼容。在用作 TBI 接口時(shí)， CRS和 COL一般不用。RTBI接口RTBI即 Reduced TBI，簡(jiǎn)化版 TBI，接口數(shù)

17、據(jù)位寬為 5bit ，時(shí)鐘頻率為 125MHz ，在時(shí)鐘 的上升沿和下降沿都采樣數(shù)據(jù)，同 RGMII 接口一樣， TX_EN 線上會(huì)傳送 TX_EN 和 TX_ER兩 種信息， 在時(shí)鐘的上升沿傳 TX_EN，下降沿傳 TX_ER；RX_DV線上傳送 RX_DV和 RX_ER兩種 信息，在 RX_CLK上升沿傳 RX_DV，下降沿傳 RX_ER。萬(wàn)兆以太網(wǎng)接口的端口速率為 10Gbps，主要有 XGMII 和 XAUI兩種，另外還有 HIGIG， 不過(guò) HIGIG 是 Broadcom 公司的私有標(biāo)準(zhǔn)，這里暫不介紹。XGMII接口TXD31:0：數(shù)據(jù)發(fā)送通道，32 位并行數(shù)據(jù)。RXD31:0：數(shù)

18、據(jù)接收通道，32 位并行數(shù)據(jù)。TXC3:0：發(fā)送通道控制信號(hào)， TXC=0時(shí)，表示 TXD 上傳輸?shù)氖菙?shù)據(jù)； TXC=1時(shí)，表示TXD上傳輸?shù)氖强刂谱址?。TXC3:0分別對(duì)應(yīng) TXD31:24, TXD23:16, TXD15:8, TXD7:0。RXC3:0：接收通道控制信號(hào)， RXC=0時(shí)，表示 RXD 上傳輸?shù)氖菙?shù)據(jù)； RXC=1時(shí)，表示RXD上傳輸?shù)氖强刂谱址?。RXC3:0分別對(duì)應(yīng) RXD31:24, RXD23:16, RXD15:8, RXD7:0。TX_CLK：TXD和 TXC的參考時(shí)鐘，時(shí)鐘頻率 156.25MHz ，在時(shí)鐘信號(hào)的上升沿和下降沿 都采樣數(shù)據(jù)。 156.25MHz

19、 * 2 * 32 = 10Gbps 。RX_CLK：RXD和 RXC的參考時(shí)鐘， 時(shí)鐘頻率 156.25MHz ，在時(shí)鐘信號(hào)的上升沿和下降沿 都采樣數(shù)據(jù)。XGMII 接口共 74 根連線，單端信號(hào)，采用 HSTL/SSTL_2邏輯，端口電壓 1.5V/2.5V ，由 于 SSTL_2的端口電壓高，功耗大，現(xiàn)在已很少使用。HSTL即 High Speed Transceiver Logic，高速發(fā)送邏輯的意思。 SSTL，即 Stub Series Terminated Logic，短路終止邏輯，主要用于高速 內(nèi)存接口， SSTL目前存在兩種標(biāo)準(zhǔn)， SSTL_3是 3.3V標(biāo)準(zhǔn)； SSTL_2

20、是 2.5V標(biāo)準(zhǔn)。XAUI接口由于受電氣特性的影響， XGMII接口的 PCB走線最大傳輸距離僅有 7cm，并且 XGMII 接 口的連線數(shù)量太多，給實(shí)際應(yīng)用帶來(lái)不便，因此，在實(shí)際應(yīng)用中， XGMII 接口通常被 XAUI 接口代替， XAUI即 10 Gigabit attachment unit interface ， 10G附屬單元接口， XAUI在 XGMII 的基礎(chǔ)上實(shí)現(xiàn)了 XGMII 接口的物理距離擴(kuò)展，將 PCB走線的傳輸距離增加到 50cm，使背板 走線成為可能。源端 XGMII把收發(fā) 32位寬度數(shù)據(jù)流分為 4個(gè)獨(dú)立的 lane通道，每個(gè) lane通道對(duì)應(yīng)一個(gè) 字節(jié)，經(jīng)XGXS

21、(XGMII Extender Sublayer完) 成 8B/10B編碼后，將 4個(gè) lane分別對(duì)應(yīng) XAUI的 4 個(gè)獨(dú)立通道， XAUI端口速率為： 2.5Gbps * 1.25 * 4 12.5Gbps。在發(fā)送端的 XGXS模塊中，將 TXD31:0/ RXD31:0,TXC3:0/ RXC3:0, TX_CLK/ RX_CLK轉(zhuǎn) 換成串行數(shù)據(jù)從 TX Lane3:0/ RX Lane3:0中發(fā)出去，在接收端的 XGXS模塊中，串行數(shù)據(jù)被 轉(zhuǎn)換成并行，并且進(jìn)行時(shí)鐘恢復(fù)和補(bǔ)償，完成時(shí)鐘去抖，經(jīng)過(guò) 5B/4B 解碼后，重新聚合成 XGMII。XAUI接口采用差分線，收發(fā)各四對(duì)， CML邏

22、輯， AC耦合方式，耦合電容在 10nF100nF 之間。XAUI接口可以直接接光模塊，如 XENPAK/X2等。也可以轉(zhuǎn)換成一路 10G 信號(hào) XFI，接 XFP/SFP+等。有些芯片不支持 XAUI接口，只支持 XGMII 接口，這時(shí)可以用專門的芯片進(jìn)行 XGMII/XAUI 接口轉(zhuǎn)換，如 BCM8011 等。 請(qǐng)叫我華麗的分割線 對(duì)于 10/100M 的 MIIrx_clk 都是 PHY提供 ,為 2.5MHz/25MHztx clk 都是 PHY提供 ,為 2.5MHz/25MHz數(shù)據(jù)位 4bit,即使用 MDI 的4根線，即2 對(duì)差分線對(duì)于 1000M 的 GMIIrx_clk 由

23、PHY提供 ,為 125MHzgtx_clk 由 MAC 提供 ,為 125MHz數(shù)據(jù)位 8bit 即使用 MDI 的 8 根線，即 4 對(duì)差分線對(duì)于 10/100/1000M 的 (G)MIIrx_clk 由 PHY提供，為 2.5MHz/25MHz/125MHz10/100M 時(shí)，使用 tx_clk ，由 PHY提供，為 2.5MHz/25MHz1000M 時(shí)， 使用 gtx_clk ，由 MAC 提供，為 125MHz對(duì)于 10/100/1000M 的 RGMIIrx_clk 由 PHY 提供，為 125MHzgtx_clk 由 MAC 提供，為 125MHz 請(qǐng)叫我華麗的分割線 對(duì)于

24、MAC和 PHY連接，我們稱為 Forward （G）MII對(duì)于 MAC和 MAC相連，叫 Reverse （G）MII2 MII 接口詳解詞條簡(jiǎn)介MII （Media Independent Interface（ 介質(zhì)無(wú)關(guān)接口 ）；或稱為媒體獨(dú)立接口， 它是 IEEE-802.3 定義的以太網(wǎng)行業(yè)標(biāo)準(zhǔn)。它包括一個(gè)數(shù)據(jù)接口，以及一個(gè)MAC 和 PHY之間的管理接口。數(shù)據(jù)接口包括分別用于發(fā)送器和接收器的兩條獨(dú)立信道。 每條信道都有自己的數(shù)據(jù)、 時(shí)鐘和控 制信號(hào)。 MII 數(shù)據(jù)接口總共需要 16 個(gè)信號(hào)。管理接口是個(gè)雙信號(hào)接口：一個(gè)是時(shí)鐘信號(hào)， 另一個(gè)是數(shù)據(jù)信號(hào)。通過(guò)管理接口，上層能監(jiān)視和控制PH

25、Y。 MII （ Management interface ）只有兩條信號(hào)線。MII 標(biāo)準(zhǔn)接口用于連快 Fast Ethernet MAC-block 與 PHY。 介質(zhì)無(wú)關(guān) 表明在不對(duì) MAC 硬 件重新設(shè)計(jì)或替換的情況下，任何類型的 PHY 設(shè)備都可以正常工作。在其他速率下工作的 與 MII 等效的接口有： AUI（10M 以太網(wǎng)）、GMII（ Gigabit 以太網(wǎng)）和 XAUI（ 10-Gigabit 以 太網(wǎng)）。MII 總線在 IEEE802.3中規(guī)定的 MII 總線是一種用于將不同類型的 PHY與相同網(wǎng)絡(luò)控制器 （ MAC） 相連接的通用總線。網(wǎng)絡(luò)控制器可以用同樣的硬件接口與任何P

26、HY進(jìn)行連接。MII 相關(guān)接口介紹以太網(wǎng)媒體接口有： MII RMII SMII GMII所有的這些接口都從 MII 而來(lái)， MII 是 （Medium Independent Interface ）的意思，是指不 用考慮媒體是銅軸、光纖、電纜等，因?yàn)檫@些媒體處理的相關(guān)工作都有PHY 或者叫做 MAC的芯片完成。MII 支持 10 兆和 100 兆的操作，一個(gè)接口由 14 根線組成，它的支持還是比較靈活的， 但是有一個(gè)缺點(diǎn)是因?yàn)樗粋€(gè)端口用的信號(hào)線太多，如果一個(gè) 8 端口的交換機(jī)要用到 112 根線， 16端口就要用到 224根線，到 32端口的話就要用到 448 根線，一般按照這個(gè)接口做 交

27、換機(jī)， 是不太現(xiàn)實(shí)的， 所以現(xiàn)代的交換機(jī)的制作都會(huì)用到其它的一些從 MII 簡(jiǎn)化出來(lái)的標(biāo) 準(zhǔn)，比如 RMII、SMII、GMII 等。RMII是簡(jiǎn)化的 MII 接口，在數(shù)據(jù)的收發(fā)上它比 MII 接口少了一倍的信號(hào)線， 所以它一般 要求是 50 兆的總線時(shí)鐘。 RMII 一般用在多端口的交換機(jī)，它不是每個(gè)端口安排收、發(fā)兩個(gè) 時(shí)鐘，而是所有的數(shù)據(jù)端口公用一個(gè)時(shí)鐘用于所有端口的收發(fā)， 這里就節(jié)省了不少的端口數(shù) 目。RMII 的一個(gè)端口要求 7 個(gè)數(shù)據(jù)線， 比 MII 少了一倍， 所以交換機(jī)能夠接入多一倍數(shù)據(jù)的 端口。和 MII 一樣， RMII 支持 10 兆和 100 兆的總線接口速度。SMII

28、是由思科提出的一種媒體接口，它有比 RMII 更少的信號(hào)線數(shù)目， S 表示串行的意 思。因?yàn)樗挥靡桓盘?hào)線傳送發(fā)送數(shù)據(jù)， 一根信號(hào)線傳輸接受數(shù)據(jù)， 所以在時(shí)鐘上為了滿 足 100 的需求，它的時(shí)鐘頻率很高，達(dá)到了 125 兆，為什么用 125 兆，是因?yàn)閿?shù)據(jù)線里面 會(huì)傳送一些控制信息。 SMII一個(gè)端口僅用 4 根信號(hào)線完成 100信號(hào)的傳輸，比起 RMII差不 多又少了一倍的信號(hào)線。 SMII 在工業(yè)界的支持力度是很高的。同理，所有端口的數(shù)據(jù)收發(fā) 都公用同一個(gè)外部的 125M 時(shí)鐘。GMII是千兆網(wǎng)的 MII 接口，這個(gè)也有相應(yīng)的 RGMII接口，表示簡(jiǎn)化了的 GMII 接口。MII 工作

29、原理“媒體獨(dú)立”表明在不對(duì) MAC 硬件重新設(shè)計(jì)或替換的情況下，任何類型的PHY 設(shè)備都可以正常工作。 包括分別用于發(fā)送器和接收器的兩條獨(dú)立信道。 每條信道都有自己的數(shù)據(jù)、 時(shí)鐘和控制信號(hào)。MII 數(shù)據(jù)接口總共需要 16 個(gè)信號(hào)， 包括 TX_ER，TXD，TX_EN，TX_CLK，COL，RXD，RX_EX， RX_CLK，CRS，RX_DV等。MII 以 4 位半字節(jié)方式傳送數(shù)據(jù)雙向傳輸， 時(shí)鐘速率 25MHz 。其工作速率可達(dá) 100Mb/s 。MII 管理接口是個(gè)雙信號(hào)接口，一個(gè)是時(shí)鐘信號(hào)，另一個(gè)是數(shù)據(jù)信號(hào)。通過(guò)管理接口， 上層能監(jiān)視和控制 PHY，其管理是使用 SM（I Serial

30、 Management Interface ） 總線通過(guò)讀寫 PHY 的寄存器來(lái)完成的。PHY 里面的部分寄存器是 IEEE定義的，這樣 PHY 把自己的目前的狀態(tài)反映到寄存器里 面， MAC通過(guò) SMI總線不斷的讀取 PHY的狀態(tài)寄存器以得知目前 PHY的狀態(tài)，例如連接速 度，雙工的能力等。當(dāng)然也可以通過(guò) SMI 設(shè)置 PHY 的寄存器達(dá)到控制的目的，例如流控的打開關(guān)閉，自協(xié) 商模式還是強(qiáng)制模式等。不論是物理連接的 MII 總線和 SMI 總線還是 PHY的狀態(tài)寄存器和控制寄存器都是有 IEEE 的規(guī)范的，因此不同公司的 MAC 和 PHY 一樣可以協(xié)調(diào)工作。當(dāng)然為了配合不同公司的 PHY

31、的自己特有的一些功能，驅(qū)動(dòng)需要做相應(yīng)的修改。PHY是物理接口收發(fā)器， 它實(shí)現(xiàn)物理層。 包括 MII/GMII （介質(zhì)獨(dú)立接口） 子層、 PCS（物 理編碼子層） 、PMA（物理介質(zhì)附加） 子層、PMD（物理介質(zhì)相關(guān)） 子層、MDI 子層。100BaseTX 采用 4B/5B 編碼。PHY 在發(fā)送數(shù)據(jù)的時(shí)候，收到 MAC 過(guò)來(lái)的數(shù)據(jù)（對(duì) PHY 來(lái)說(shuō)，沒(méi)有幀的概念，對(duì)它來(lái) 說(shuō)，都是數(shù)據(jù)而不管什么地址，數(shù)據(jù)還是CRC），每 4bit 就增加 1bit 的檢錯(cuò)碼，然后把并行數(shù)據(jù)轉(zhuǎn)化為串行流數(shù)據(jù)， 再按照物理層的編碼規(guī)則把數(shù)據(jù)編碼， 再變?yōu)槟M信號(hào)把數(shù)據(jù)送出 去。收數(shù)據(jù)時(shí)的流程反之。PHY還有個(gè)重要的

32、功能就是實(shí)現(xiàn) CSMA/CD 的部分功能。 它可以檢測(cè)到網(wǎng)絡(luò)上是否有數(shù)據(jù)在傳送， 如果有數(shù)據(jù)在傳送中就等待， 一旦檢測(cè)到網(wǎng)絡(luò) 空閑， 再等待一個(gè)隨機(jī)時(shí)間后將送數(shù)據(jù)出去。 如果兩個(gè)碰巧同時(shí)送出了數(shù)據(jù)， 那樣必將造成 沖突，這時(shí)候，沖突檢測(cè)機(jī)構(gòu)可以檢測(cè)到?jīng)_突，然后各等待一個(gè)隨機(jī)的時(shí)間重新發(fā)送數(shù)據(jù)。這個(gè)隨機(jī)時(shí)間很有講究的， 并不是一個(gè)常數(shù)， 在不同的時(shí)刻計(jì)算出來(lái)的隨機(jī)時(shí)間都是不同的， 而且有多重算法來(lái)應(yīng)付出現(xiàn)概率很低的同兩臺(tái)主機(jī)之間的第二次沖突。通信速率通過(guò)雙方協(xié)商， 協(xié)商的結(jié)果是兩個(gè)設(shè)備中能同時(shí)支持的最大速度和最好的雙工 模式，這個(gè)技術(shù)被稱為 Auto Negotiation 或者 NWAY。隔離變壓器把 PHY 送出來(lái)的差分信號(hào)用差模耦合的線圈耦合濾波以增強(qiáng)信號(hào)，并且通 過(guò)電磁場(chǎng)的轉(zhuǎn)換耦合到連接網(wǎng)線的另外一端。RJ-45中 1、 2是傳送數(shù)據(jù)的， 3、6 是接收數(shù)據(jù)的。新的 PHY支持 AUTO MDI-X功能，也需要隔離變壓器支持， 它可以實(shí)現(xiàn) RJ-45 接口的 1、2 上的傳送信號(hào)線和 3、 6 上的接收信號(hào)線的功能自動(dòng)互相交換。GMII 簡(jiǎn)介GMII （Gigabit MII）GMII 采用 8 位接口數(shù)據(jù)，工作時(shí)鐘 125MHz ，因此傳輸速率可達(dá) 1000Mbps 。同時(shí)兼容 MII 所規(guī)定的 10/10