哈工大數(shù)電大作業(yè)任務(wù)三模式狀態(tài)機(jī)_第1頁
哈工大數(shù)電大作業(yè)任務(wù)三模式狀態(tài)機(jī)_第2頁
哈工大數(shù)電大作業(yè)任務(wù)三模式狀態(tài)機(jī)_第3頁
哈工大數(shù)電大作業(yè)任務(wù)三模式狀態(tài)機(jī)_第4頁
哈工大數(shù)電大作業(yè)任務(wù)三模式狀態(tài)機(jī)_第5頁
已閱讀5頁,還剩12頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、* *H a r b in In st it u t e o f Te ch no lo g y三模式邏輯控制電路課程名稱:數(shù)字電子技術(shù)基礎(chǔ)院系:電氣學(xué)院班級:姓名:學(xué)號(hào):哈爾濱工業(yè)大學(xué)* *1、設(shè)計(jì)要求利用 Verilog HDL設(shè)計(jì)一個(gè)邏輯控制電路,用于對某備進(jìn)行模式切換控制,設(shè)備模式共三種,控制方式為:a) 直通模式:高電平為直通有效,接地為直通無效;b) 跳頻模式:接地為跳頻模式有效,高電平跳頻無效;c) 調(diào)諧模式:接地為調(diào)諧模式有效,高電平調(diào)諧無效。設(shè)備的同一時(shí)刻只有且必須有一個(gè)模式有效, 其他兩個(gè)無效。 為防止同時(shí)個(gè)模式有效,模式切換之間應(yīng)有較小的延時(shí),利用按鍵作為三種模式切換輸入

2、(按鍵最好有消除抖動(dòng)的措施)2 設(shè)計(jì)內(nèi)容2.1設(shè)計(jì)方案設(shè)計(jì)一個(gè)三狀態(tài)的狀態(tài)機(jī),分別對應(yīng)a、b 、c 三種模式, change作為模式切換變量, din 作為輸出控制變量??紤]按鍵的抖動(dòng)發(fā)生在change變化時(shí),如果不采用按鍵消抖措施, change鍵按動(dòng)時(shí),由于發(fā)生電平跳動(dòng),輸出狀態(tài)可能會(huì)多次變化。為了解決這個(gè)問題,可以設(shè)計(jì)一個(gè)采集時(shí)鐘, 用來檢測 change的變化,只要時(shí)鐘的頻率設(shè)計(jì)的合適,就能在每次 change變化時(shí),只使得狀態(tài)機(jī)只變化一次。* *2.2狀態(tài)轉(zhuǎn)換圖0S01S101100011110S20圖 1狀態(tài)轉(zhuǎn)換圖2.3所使用的軟件Xilinx ISE 14.42.4源程序modu

3、le three(clk,din,op,change);input clk,din,change;output op;reg1:0 current_state,next_state;reg op;parameter S0=2b00,S1=2b01,S2=2b10;always(posedge clk)* *begincurrent_state=next_state;endalways(current_state or change or din)begincase(current_state)S0:beginif(change)beginnext_state=S1;endelsebeginne

4、xt_state=S0;endbeginif(din)op=1;elseop=0;end* *endS1:beginif(change)beginnext_state=S2;endelsebeginnext_state=S1;endbeginif(din)op=0;elseop=1;endendS2:beginif(change)begin* *next_state=S0;endelsebeginnext_state=S2;endbeginif(din)op=0;elseop=1;endenddefault:beginop=0;next_state=S0;endendcaseendendmod

5、ule* *2.5仿真電路圖RTL Viewer仿真電路如圖2 所示:Technology Map Viewer仿真電路如圖3 所示:* *圖 4 Technology Map Viewer 仿真電路圖2.6Test Benches 程序module threetest;/ Inputs reg clk; reg din; reg change;* */ Outputs wire op;/ Instantiate the Unit Under Test (UUT) three uut (.clk(clk),.din(din),.op(op),.change(change);initialbeg

6、in#1 clk=0;#1 din=0;#10din=0;change=0;#10din=1;#5change=0;* *#10din=0;#5change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=0;#10din=1;#5change=0;* *#10din=0;#5change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=0;#10din=1;#5change=0;* *#10din=0;#5

7、change=0;#10din=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=1;#5change=1;#5change=0;#10din=0;* *#5change=1;#5change=0;#10din=1;#5change=1;#5change=0;#10din=0;#5change=1;#5change=0;#10din=0;#5change=1;#5change=0;* *#10din=1;#5change=1;#5change=0;#10din=1;#4.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;* *#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;#0.5change=0;#0.5change=1;$display(Running testbench);endalwaysbegin#5 clk=clk;endendmodule* *2.7仿真波形圖圖 4仿真波形圖圖 5仿真波形消抖示例開關(guān)狀態(tài)為 current_ state。從上面兩個(gè)

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論