電子設(shè)計(jì)競(jìng)賽培訓(xùn)-數(shù)字電路

1、電子設(shè)計(jì)競(jìng)賽培訓(xùn)電子設(shè)計(jì)競(jìng)賽培訓(xùn) 數(shù)字電路數(shù)字電路 物電學(xué)院 盧超 2013年7月 1.組合邏輯電路 2.鎖存器與觸發(fā)器 3.時(shí)序邏輯電路 4.脈沖波形的變換與產(chǎn)生 5.EDA設(shè)計(jì) 一、組合電路的特點(diǎn)一、組合電路的特點(diǎn) = F0（I0、I1, In - - 1） ） = F1（I0、I1, In - - 1） = F1（I0、I1, In - - 1） )( )( nn tIFtY 1. 邏輯功能特點(diǎn)邏輯功能特點(diǎn) 電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入電路在任何時(shí)刻的輸出狀態(tài)只取決于該時(shí)刻的輸入 狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。狀態(tài)，而與原來(lái)的狀態(tài)無(wú)關(guān)。 2. 電路結(jié)構(gòu)特點(diǎn)電路結(jié)構(gòu)特點(diǎn) (1)

2、 輸出、輸入之間輸出、輸入之間沒有反饋延遲沒有反饋延遲電路電路 (2) 不包含記憶性元件不包含記憶性元件( (觸發(fā)器觸發(fā)器) )，僅由，僅由門電路門電路構(gòu)成構(gòu)成 I0 I1 In-1 Y0 Y1 Ym-1 組合邏輯組合邏輯 電路電路 1.組合邏輯電路 二、組合電路邏輯功能表示方法二、組合電路邏輯功能表示方法 真值表，卡諾圖，邏輯表達(dá)式，時(shí)間圖真值表，卡諾圖，邏輯表達(dá)式，時(shí)間圖( (波形圖波形圖) ) 三、組合電路分類三、組合電路分類 1. 按邏輯功能不同：按邏輯功能不同： 加法器加法器 比較器比較器 編碼器編碼器 譯碼器譯碼器 數(shù)據(jù)選擇器和分配器數(shù)據(jù)選擇器和分配器 只讀存儲(chǔ)器只讀存儲(chǔ)器 2.

3、按開關(guān)元件不同：按開關(guān)元件不同：CMOS TTL 3. 按集成度不同：按集成度不同：SSI MSI LSI VLSI 典型組合邏輯集成電路 真值表，功能表 編碼器：2n n 普通編碼器/優(yōu)先編碼器 使能端 CD4532： 83線優(yōu)先編碼器 譯碼器/數(shù)據(jù)分配器： n 2n 譯碼器擴(kuò)展：正確設(shè)置使能端 邏輯函數(shù)用譯碼器實(shí)現(xiàn)：譯碼器輸出端為輸入 函數(shù)最小項(xiàng) 74X138：24線譯碼器 74X139：38線譯碼器 數(shù)據(jù)選擇器MUX 地址選擇端n、輸入數(shù)據(jù)源端 2n ，輸出端單/互補(bǔ) 數(shù)據(jù)選擇器擴(kuò)展 邏輯函數(shù)發(fā)生器：類似譯碼器 數(shù)據(jù)選擇器輸出端為地址選擇端最小項(xiàng)與各輸入數(shù)據(jù)源端 乘積之和 74HC151

4、：地址選擇端3、數(shù)據(jù)源端 8 數(shù)值比較器 3個(gè)輸出端：FAB，F(xiàn)AM） 進(jìn)位控制 4. 脈沖波形的變換與產(chǎn)生脈沖波形的變換與產(chǎn)生 1.單穩(wěn)態(tài)觸發(fā)器 特點(diǎn) 單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)態(tài)，還有一個(gè)暫穩(wěn)態(tài)，在 沒有觸發(fā)信號(hào)作用時(shí)處于穩(wěn)定狀態(tài) 在外來(lái)觸發(fā)信號(hào)作用下，電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài) 暫穩(wěn)態(tài)維持一定時(shí)間后，電路自動(dòng)回到穩(wěn)態(tài)，暫穩(wěn) 態(tài)維持一定時(shí)間的長(zhǎng)短，取決于電路本身的RC參數(shù) 波形圖：輸出脈沖寬度tw0.7RC 74121：不可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器 MC14528：可重復(fù)觸發(fā)單穩(wěn)態(tài)觸發(fā)器 應(yīng)用：定時(shí)、延時(shí)、噪聲消除 2.施密特觸發(fā)器 特點(diǎn) 施密特觸發(fā)器屬于電平觸發(fā)器件，當(dāng)輸入信號(hào)達(dá)到某 一定電壓值時(shí)，

5、輸出電壓會(huì)發(fā)生突變 閾值電壓 正向閾值電壓 ( VT+ )：輸入信號(hào)增加 負(fù)向閾值電壓 ( VT-)：輸入信號(hào)減少 回差電壓VVT+VT- 兩種輸出形式：同相輸出和反相輸出 工作波形、傳輸特性 門電路構(gòu)成施密特觸發(fā)器 VT+ 、VT-、V CD40106：集成施密特觸發(fā)器 3.多諧振蕩器 特點(diǎn) 多諧振蕩器又稱矩形波發(fā)生器，無(wú)穩(wěn)定狀態(tài)，有兩個(gè) 暫穩(wěn)態(tài)，電路一旦起振，兩個(gè)暫穩(wěn)態(tài)就交替變化，不 停地輸出矩形脈沖信號(hào)。 基本組成：開關(guān)器件，RC 門電路構(gòu)成多諧振蕩器 t1.4RC 施密特觸發(fā)器構(gòu)成多諧振蕩器 3. 555定時(shí)器 構(gòu)成：分壓器、電壓比較器、SR鎖存器、放電 三極管、緩沖器 各引腳與電路對(duì)

6、應(yīng)關(guān)系 應(yīng)用 施密特觸發(fā)器 單穩(wěn)態(tài)觸發(fā)器 多諧振蕩器 5.EDA設(shè)計(jì) 2、編碼器 設(shè)計(jì)一個(gè) 8 輸入優(yōu)先級(jí)編碼器，y0 級(jí)別最低， y7 級(jí)別最高；輸出為3位編碼。 3、譯碼器 譯碼器是編碼器的逆過(guò)程。如 3-8 譯碼器： 譯碼輸出 低有效 4、加法器 帶進(jìn)位的 4位加法器符號(hào)如下： 方法1：用for loop語(yǔ)句實(shí)現(xiàn) 方法2：直接使用加法“+”函數(shù)： 加法器仿真結(jié)果： 5、多路選擇器 前面用 if 語(yǔ)句、case 語(yǔ)句、條 件賦值語(yǔ)句、選擇賦值語(yǔ)句分別描 述過(guò) 4 選 1 選擇器。 6、三態(tài)門及總線緩沖器 VHDL語(yǔ)言通過(guò)指定大寫的 Z 值表示高阻狀態(tài) a : std_logic; a_bu

7、s : std_logic_vector(7 downto 0); 指定高阻狀態(tài)如下： a = Z ; a_bus = “ZZZZZZZZ” ; 1）三態(tài)門電路描述 三態(tài)門仿真結(jié)果： 2）單向總線緩沖器 3）雙向總線緩沖器 二、常用時(shí)序電路設(shè)計(jì) 1、觸發(fā)器（Flip_Flop） 1）D觸發(fā)器 異步置位/復(fù)位D觸發(fā)器 同步復(fù)位D觸發(fā)器 比較：異步置位的鎖存器（Latch） 2、寄存器 8位串行輸入、串行輸出移位寄存器： 8位移位寄存器描述（結(jié)構(gòu)描述） 8位移位寄存器直接用信號(hào)連接描述 移位寄存器仿真結(jié)果： 帶允許端的十二進(jìn)制計(jì)數(shù)器 可逆計(jì)數(shù)器（加減計(jì)數(shù)器） 可逆計(jì)數(shù)器仿真結(jié)果： 例：六十進(jìn)制（分

8、、秒）計(jì)數(shù)器 60進(jìn)制計(jì)數(shù)器仿真結(jié)果： 例：由8個(gè)觸發(fā)器構(gòu)成的行波計(jì)數(shù)器： 基本元件 dffr 的描述： 采用元件例化描述8位行波計(jì)數(shù)器: 8 位行波計(jì)數(shù)器仿真結(jié)果： 摩爾狀態(tài)機(jī)的摩爾狀態(tài)機(jī)的VHDL設(shè)計(jì)設(shè)計(jì) 摩爾型狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)有關(guān) 次態(tài) 邏輯 狀態(tài) 寄存器 次態(tài) 邏輯 復(fù)位信號(hào) 時(shí)鐘信號(hào) 輸入次態(tài) 當(dāng)前 狀態(tài) 輸出 摩爾型狀態(tài)機(jī)真值表： 當(dāng)前狀態(tài) 下一狀態(tài) 輸出 X=0 X=1 S0 S0 S2 0 S1 S0 S2 1 S2 S2 S3 1 S3 S3 S1 0 米勒狀態(tài)機(jī)的米勒狀態(tài)機(jī)的VHDL設(shè)計(jì)設(shè)計(jì) 米勒型狀態(tài)機(jī)的輸出不僅是當(dāng)前狀態(tài)的函數(shù)， 也是輸入信號(hào)的函數(shù)。 次態(tài) 邏輯 狀態(tài)