數(shù)字邏輯歐陽星明第四版第七章中規(guī)模集成電路的應(yīng)用

1、第第 七七 章章 中規(guī)模通用集成電路及其應(yīng)用中規(guī)模通用集成電路及其應(yīng)用 2 本章知識(shí)要點(diǎn)：本章知識(shí)要點(diǎn)： 熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本熟悉常用中規(guī)模通用集成電路的邏輯符號(hào)、基本 邏輯功能、外部特性和使用方法；邏輯功能、外部特性和使用方法； 用常用中規(guī)模通用集成電路作為基本部件，恰當(dāng)用常用中規(guī)模通用集成電路作為基本部件，恰當(dāng) 地、靈活地、充分地利用它們完成各種邏輯電路地、靈活地、充分地利用它們完成各種邏輯電路 的設(shè)計(jì)，有效地實(shí)現(xiàn)各種邏輯功能。的設(shè)計(jì)，有效地實(shí)現(xiàn)各種邏輯功能。 3 l中規(guī)模通用集成電路概述中規(guī)模通用集成電路概述 l常用中規(guī)模組合邏輯電路常用中規(guī)模組合邏輯電路 l常用中

2、規(guī)模時(shí)序邏輯電路常用中規(guī)模時(shí)序邏輯電路 l常用中規(guī)模信號(hào)產(chǎn)生與變換電路常用中規(guī)模信號(hào)產(chǎn)生與變換電路 4 1. 1. 集成電路分類集成電路分類 SSISSI（Small Scale IntegrationSmall Scale Integration） MSIMSI（Medium Scale IntegrationMedium Scale Integration） LSILSI（Large Scale IntegrationLarge Scale Integration） VLSIVLSI（Very Very LargeLarge Scale IntegrationScale Integrati

3、on） 或或SLSISLSI（Super Super LargeLarge Scale IntegrationScale Integration ） 器件的 集成 邏輯部 件的集 成 數(shù)字子系統(tǒng)或整個(gè)數(shù)字 系統(tǒng)的集成 5 2. MSI2. MSI、LSILSI與與SSISSI相比，具有以下優(yōu)點(diǎn)相比，具有以下優(yōu)點(diǎn) （1 1）體積縮?。w積縮小 （2 2）功耗低、速度快）功耗低、速度快 （3 3）可靠性高）可靠性高 （4 4）抗干擾能力強(qiáng)）抗干擾能力強(qiáng) （5 5）易于設(shè)計(jì)、調(diào)試和維護(hù)）易于設(shè)計(jì)、調(diào)試和維護(hù) 6 3. 3. 設(shè)計(jì)設(shè)計(jì)MSIMSI應(yīng)考慮的問題應(yīng)考慮的問題 （1 1）通用性（可以實(shí)現(xiàn)多種

4、功能）通用性（可以實(shí)現(xiàn)多種功能） （2 2）能自擴(kuò)展）能自擴(kuò)展 （3 3）具有兼容性）具有兼容性 （4 4）封裝電路的功耗?。┓庋b電路的功耗小 （5 5）向輸入信號(hào)索取電流要?。┫蜉斎胄盘?hào)索取電流要小 （6 6）充分利用封裝的引線）充分利用封裝的引線 7 iiiiii BACBAC 1 )( 使用最廣泛的中規(guī)模組合邏輯集成電路有二進(jìn)制并行加 法器、譯碼器、編碼器、多路選擇器和多路分配器等。 7.2.1 7.2.1 加法器加法器 全加：全加： 每位二進(jìn)制相加時(shí)，除了本位相加外，還每位二進(jìn)制相加時(shí)，除了本位相加外，還 要考慮相要考慮相 鄰低位的進(jìn)位值，這種運(yùn)算稱鄰低位的進(jìn)位值，這種運(yùn)算稱 之為之為

5、“全加全加”。 1 iiii CBAS 8 多位二進(jìn)制的加法器可以用多位二進(jìn)制的加法器可以用1 1位二進(jìn)制的全加器實(shí)現(xiàn)位二進(jìn)制的全加器實(shí)現(xiàn) 加法器的分類：加法器的分類： 串行加法器串行加法器 并行加法器并行加法器 串行進(jìn)位（并行）加法器串行進(jìn)位（并行）加法器 超前進(jìn)位（并行）加法器超前進(jìn)位（并行）加法器 9 1. 1. 串行進(jìn)位（并行）加法器串行進(jìn)位（并行）加法器 由全加器級(jí)聯(lián)構(gòu)成，高位的進(jìn)位輸入依賴于低位的 進(jìn)位輸出。進(jìn)位信號(hào)逐級(jí)傳遞。 缺點(diǎn)：缺點(diǎn)：運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。運(yùn)算速度較慢，而且位數(shù)越多，速度就越低。 10 如何提高加法器的運(yùn)算速度如何提高加法器的運(yùn)算速度? ?

6、必須設(shè)法減小或去除由于進(jìn)位信號(hào)逐級(jí)傳送所花費(fèi)的 時(shí)間，使各位的進(jìn)位直接由加數(shù)和被加數(shù)來決定，而 不需依賴低位進(jìn)位。根據(jù)這一思想設(shè)計(jì)的加法器稱為 超前進(jìn)位超前進(jìn)位( (又稱先行進(jìn)位又稱先行進(jìn)位) )二進(jìn)制并行加法器。二進(jìn)制并行加法器。 四位二進(jìn)制并行加法器的構(gòu)成思想如下：四位二進(jìn)制并行加法器的構(gòu)成思想如下： 2 2超前進(jìn)位二進(jìn)制并行加法器：超前進(jìn)位二進(jìn)制并行加法器：根據(jù)輸入信號(hào)同時(shí)形成 各位向高位的進(jìn)位，然后同時(shí)產(chǎn)生各位的和。通常又稱為先先 行進(jìn)位二進(jìn)制并行加法器行進(jìn)位二進(jìn)制并行加法器或者并行進(jìn)位二進(jìn)制并行加法器并行進(jìn)位二進(jìn)制并行加法器。 典型芯片有四位二進(jìn)制并行加法器74283。 由全加器的結(jié)

7、構(gòu)可知， 第i位全加器的進(jìn)位輸出函數(shù)表 達(dá)式為 ii1iii 1iii1iii1iii1iiii BAC)BA( CBACBACBACBAC 當(dāng) i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位 輸出函數(shù)表達(dá)式為： 令（進(jìn)位傳遞函數(shù)）令（進(jìn)位傳遞函數(shù)） （進(jìn)位產(chǎn)生函數(shù)）（進(jìn)位產(chǎn)生函數(shù)） 則有則有 iii PBA iii GBA iiii GCPC 1 1011 GCPC 2120122122 GGPCPPGCPC 32312301233233 GGPGPPCPPPGCPC 4342341234012344344 GGPGPPGPPPCPPPPGCPC 由于C1C4是Pi、Gi和C0的函數(shù)，

8、即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在提供輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1C4。 通常將根據(jù)Pi、Gi和C0形成C1C4的邏輯電路稱為先行進(jìn)位發(fā)生器。先行進(jìn)位發(fā)生器。 三、四位二進(jìn)制并行加法器的外部特性和邏輯符號(hào)三、四位二進(jìn)制并行加法器的外部特性和邏輯符號(hào) 圖中，A4、A3、A2、A1 - 二進(jìn)制被加數(shù)； B4、B3、 B2、B1 - 二進(jìn)制加數(shù)； F4、 F3、 F2、 F1 -相加產(chǎn)生的和數(shù)； C C0 0 -來自低位的進(jìn)位輸入； FCFC4 4 -向高位的進(jìn)位輸出。 二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)

9、算外，二進(jìn)制并行加法器除實(shí)現(xiàn)二進(jìn)制加法運(yùn)算外， 還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘還可實(shí)現(xiàn)代碼轉(zhuǎn)換、二進(jìn)制減法運(yùn)算、二進(jìn)制乘 法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。法運(yùn)算、十進(jìn)制加法運(yùn)算等功能。 四、應(yīng)用舉例四、應(yīng)用舉例 15 例例7.1 7.1 用四位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將用四位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)將8421BCD8421BCD碼轉(zhuǎn)碼轉(zhuǎn) 換成余換成余3 3碼的代碼轉(zhuǎn)換器。碼的代碼轉(zhuǎn)換器。 解：根據(jù)余解：根據(jù)余3 3碼的定義，余碼的定義，余3 3碼是由碼是由8421BCD8421BCD碼加碼加 3 3形成的。形成的。 8421碼 0 0 1 1 余余3 3碼碼 “0” 例例7.2 7.

10、2 用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)4位二進(jìn)制并行 加法/減法器。 解解分析：分析：根據(jù)問題要求，設(shè)減法采用補(bǔ)碼運(yùn)算，并令令 A = a4a3a2a1 - 為被加數(shù)(或被減數(shù))； B = b4b3b2b1 - 為加數(shù)(或減數(shù))； S = s4s3s2s1 - 為和數(shù)(或差數(shù))； M-為功能選擇變量.當(dāng)M=0時(shí)，執(zhí)行A+B； 當(dāng)M=1時(shí)，執(zhí)行A-B。 由運(yùn)算法則可歸納出電路功能為： 當(dāng)M=0時(shí)，執(zhí)行 a4a3a2a1+b4b3b2b1+ 0(A+B) 當(dāng)M=1時(shí)，執(zhí)行 a4a3a2a1+ 1(A-B) 1234bbbb 可用一片可用一片4 4位二進(jìn)制并行加法器和位二進(jìn)制并行加法器和4 4個(gè)異或門實(shí)

11、現(xiàn)上述邏個(gè)異或門實(shí)現(xiàn)上述邏 輯功能。輯功能。 具體實(shí)現(xiàn)：具體實(shí)現(xiàn)： 將4位二進(jìn)制數(shù)a4a3a2a1直接加到并行加法器的A4A3A2A1 輸入端，4位二進(jìn)制數(shù) b4b3b2b1 分別和M異或后加到并行加 法器的 B4B3B2B1 輸入端。并將M同時(shí)加到并行加法器的 C0 端。 M=0: A=0: Ai i=a=ai i ,B,Bi i=b=bi i , C , C0 0=0=0 實(shí)現(xiàn)實(shí)現(xiàn)a a4 4a a3 3a a2 2a a1 1 + b + b4 4b b3 3b b2 2b b1 1 + 0 ( + 0 (即即A+B)A+B)； M=1: A=1: Ai i=a=ai i,B,Bi i=

12、 , C= , C0 0=1=1， 實(shí)現(xiàn)實(shí)現(xiàn) a a4 4a a3 3a a2 2a a1 1+ + 1+ 1（即（即A-BA-B）。）。 i b 1234 bbbb 實(shí)現(xiàn)給定功能的邏輯電路圖如下：實(shí)現(xiàn)給定功能的邏輯電路圖如下： 19 7.2.2 7.2.2 譯碼器和編碼器譯碼器和編碼器 譯碼器(Decoder)和編碼器(Encoder)是數(shù)字系統(tǒng)中廣泛 使用的多輸入多輸出組合邏輯部件。 對(duì)具有特定含義的輸入代碼進(jìn)行對(duì)具有特定含義的輸入代碼進(jìn)行“翻譯翻譯”， 將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。將其轉(zhuǎn)換成相應(yīng)的輸出信號(hào)。 一、譯碼器一、譯碼器 功能功能 譯碼器譯碼器 類型類型 碼制變換譯碼器碼制變換譯碼

13、器 二進(jìn)制譯碼器二進(jìn)制譯碼器 二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器 數(shù)字顯示譯碼器數(shù)字顯示譯碼器 20 1 1、碼制變換譯碼器、碼制變換譯碼器 功能：將一種碼制變換成另一種碼制。功能：將一種碼制變換成另一種碼制。 例如：將例如：將4 4位二進(jìn)制碼位二進(jìn)制碼B B3 3B B2 2B B1 1B B0 0變換為變換為GrayGray碼碼G G3 3G G2 2G G1 1G G0 0。 iii BBG 1 21 1 1、二進(jìn)制譯碼器、二進(jìn)制譯碼器 能將n個(gè)輸入變量變換成2n個(gè)輸出函數(shù)，且輸出函數(shù)與輸 入變量構(gòu)成的最小項(xiàng)具有對(duì)應(yīng)關(guān)系的一種多輸出組合邏 輯電路。 特特 點(diǎn)點(diǎn) 二進(jìn)制譯碼器一般具有二進(jìn)制

14、譯碼器一般具有n n個(gè)輸入端、個(gè)輸入端、2 2n n個(gè)個(gè) 輸出端和一個(gè)輸出端和一個(gè)( (或多個(gè)或多個(gè)) )使能輸入端；使能輸入端； 使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸使能輸入端為有效電平時(shí)，對(duì)應(yīng)每一組輸 入代碼，僅一個(gè)輸出端為有效電平，其余輸出入代碼，僅一個(gè)輸出端為有效電平，其余輸出 端為無效電平。端為無效電平。 有效電平可以是高電平有效電平可以是高電平( (稱為高電平譯碼稱為高電平譯碼) )， 也可以是低電平也可以是低電平( (稱為低電平譯碼稱為低電平譯碼) )。 22 （1 1）2-42-4譯碼器設(shè)計(jì)原理譯碼器設(shè)計(jì)原理 23 （2 2）3-83-8譯碼器設(shè)計(jì)譯碼器設(shè)計(jì) 方案方案1 1：用

15、與非門實(shí)現(xiàn)：用與非門實(shí)現(xiàn) 方案方案2 2：用：用2-42-4譯碼器擴(kuò)展譯碼器擴(kuò)展 24 常見的常見的MSIMSI二進(jìn)制譯碼器有二進(jìn)制譯碼器有2-42-4線線(2(2輸入輸入4 4輸出輸出) )譯碼器、譯碼器、3-3- 8 8線線(3(3輸入輸入8 8輸出輸出) )譯碼器和譯碼器和4-164-16線線(4(4輸入輸入1616輸出輸出) )譯碼器等。譯碼器等。 圖圖(a)(a)、(b)(b)所示分別是所示分別是7413874138型型3-83-8線譯碼器的管腳排列圖線譯碼器的管腳排列圖 和邏輯符號(hào)。和邏輯符號(hào)。 （3 3）典型芯片）典型芯片 圖中，圖中， A A2 2、A A1 1、A A0 0

16、- - 輸入端；輸入端； - - 輸出端；輸出端； - - 使能端。使能端。 70Y Y 32 1 S、S 、S 25 7413874138譯碼器真值表譯碼器真值表 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

17、 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 0 0 01 0 0 0 0 1 0 0 0 11 0 0 0 1 1 0 0 1 01 0 0 1 0 1 0 0 1 1 1 0 0 1 1 1 0 1 0 0 1 0 1 0 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 0 d d d d 0 d d d d d 1 d d d d 1 d d d 輸輸

18、 出出 輸輸 入入 S S1 1 A A2 2 A A1 1 A A0 0 32 SS 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 Y 可見可見，當(dāng)，當(dāng) 時(shí)，無論時(shí)，無論A A 2 2 、A A 1 1 和和A A 0 0 取何值，輸出取何值，輸出 中有且僅有一個(gè)為中有且僅有一個(gè)為0(0(低電平有效低電平有效) )，其余都是，其余都是1 1。 0 Y 7 Y 0SS , 1S 32 1 26 二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，計(jì)算機(jī)二進(jìn)制譯碼器在數(shù)字系統(tǒng)中的應(yīng)用非常廣泛，計(jì)算機(jī) 系統(tǒng)的典型應(yīng)用如實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中系統(tǒng)的典型應(yīng)用如實(shí)現(xiàn)存儲(chǔ)器的地址譯碼、控制器中

19、的指令譯碼。的指令譯碼。 除此之外，在數(shù)字系統(tǒng)中還可以用譯碼器實(shí)現(xiàn)各種組除此之外，在數(shù)字系統(tǒng)中還可以用譯碼器實(shí)現(xiàn)各種組 合邏輯電路。合邏輯電路。 27 例例7.57.5 用譯碼器用譯碼器7413874138和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。和適當(dāng)?shù)呐c非門實(shí)現(xiàn)全減器的功能。 全減器：全減器：能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來自相鄰低位的借位進(jìn)能實(shí)現(xiàn)對(duì)被減數(shù)、減數(shù)及來自相鄰低位的借位進(jìn) 行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。行減法運(yùn)算，產(chǎn)生本位差及向高位借位的邏輯電路。 差差D Di i 向高位向高位 借位借位G Gi i 全全 減減 器器 被減數(shù)被減數(shù)A Ai i 減數(shù)減數(shù)B Bi i 低位借位低位

20、借位G Gi-1 i-1 解：解：設(shè)被減數(shù)用設(shè)被減數(shù)用A Ai i表示、減數(shù)用表示、減數(shù)用B Bi i表示、來自低位的借位表示、來自低位的借位 用用G Gi-1 i-1表示、差用 表示、差用D Di i表示、向相鄰高位的借位用表示、向相鄰高位的借位用G Gi i表示。表示。 28 全減器真值表全減器真值表 1 01 0 0 00 0 0 00 0 1 11 1 1 0 01 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 00 0 1 11 1 1 11 1 0 10 1 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 輸輸

21、 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 輸輸 出出 D Di i G Gi i 輸輸 入入 A Ai i B Bi i G Gi-1i-1 由真值表可寫出差數(shù)由真值表可寫出差數(shù)D Di i和借位和借位G Gi i的邏輯表達(dá)式為：的邏輯表達(dá)式為： 742174211iiii mmmmmmmm)G,B,A(D 732173211iiii mmmmmmmm)G,B,A(G 根據(jù)全減器的功能，可得到全減器的真值表如下表根據(jù)全減器的功能，可得到全減器的真值表如下表 所示。所示。 29 例例7.6 7.6 用譯碼器和與非門實(shí)現(xiàn)邏輯函數(shù)用譯碼器和與非門

22、實(shí)現(xiàn)邏輯函數(shù) ( , ,)(2,4,6,8,10,12,14)F A B C Dm 30 3 3二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器 功能：功能：將將4 4位位BCDBCD碼的碼的1010組代碼翻譯成組代碼翻譯成1010個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。個(gè)十進(jìn)制數(shù)字符號(hào)對(duì)應(yīng)的輸出信號(hào)。 例如，常用芯片例如，常用芯片74427442是一個(gè)將是一個(gè)將84218421碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯碼轉(zhuǎn)換成十進(jìn)制數(shù)字的譯碼器，芯 片引腳圖和邏輯符號(hào)如下。片引腳圖和邏輯符號(hào)如下。 該譯碼器的輸出為低電平有效。其次，對(duì)于該譯碼器的輸出為低電平有效。其次，對(duì)于84218421碼中不允許出現(xiàn)的碼中不允許出現(xiàn)的6

23、6個(gè)個(gè) 非法碼非法碼(1010(10101111)1111)，譯碼器輸出端，譯碼器輸出端 均無低電平信號(hào)產(chǎn)生，即均無低電平信號(hào)產(chǎn)生，即 譯碼器對(duì)這譯碼器對(duì)這6 6個(gè)非法碼拒絕翻譯。個(gè)非法碼拒絕翻譯。 0 Y 9 Y 31 功能功能: :數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件數(shù)字顯示譯碼器是驅(qū)動(dòng)顯示器件( (如熒光數(shù)碼管、如熒光數(shù)碼管、 液晶數(shù)碼管等液晶數(shù)碼管等) )的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù)的核心部件，它可以將輸入代碼轉(zhuǎn)換成相應(yīng)數(shù) 字，并在數(shù)碼管上顯示出來。字，并在數(shù)碼管上顯示出來。 4 4數(shù)字顯示譯碼器數(shù)字顯示譯碼器 常用的數(shù)字顯示譯碼器有器七段數(shù)字顯示譯碼器和八段常用的數(shù)字顯示譯碼器有

24、器七段數(shù)字顯示譯碼器和八段 數(shù)字顯示譯碼器。數(shù)字顯示譯碼器。 例如，中規(guī)模集成電路例如，中規(guī)模集成電路74LS4774LS47，是一種常用的七段顯示，是一種常用的七段顯示 譯碼器，該電路的輸出為低電平有效，即輸出為譯碼器，該電路的輸出為低電平有效，即輸出為0 0時(shí)，對(duì)應(yīng)字時(shí)，對(duì)應(yīng)字 段點(diǎn)亮；輸出為段點(diǎn)亮；輸出為1 1時(shí)對(duì)應(yīng)字段熄滅。時(shí)對(duì)應(yīng)字段熄滅。該譯碼器能夠驅(qū)動(dòng)七段顯該譯碼器能夠驅(qū)動(dòng)七段顯 示器顯示示器顯示0 01515共共1616個(gè)數(shù)字的字形。輸入個(gè)數(shù)字的字形。輸入A A3 3、A A2 2、A A1 1和和A A0 0接收接收4 4 位二進(jìn)制碼，輸出位二進(jìn)制碼，輸出Q Qa a、Q Qb

25、 b、Q Qc c、Q Qd d、Q Qe e、Q Qf f和和Q Qg g分別驅(qū)動(dòng)七段分別驅(qū)動(dòng)七段 顯示器的顯示器的a a、b b、c c、d d、e e、f f和和g g段。段。 ( (教材中給出的教材中給出的74LS4874LS48的輸出為高電平有效。的輸出為高電平有效。) ) 32 二、編碼器二、編碼器 功能：功能：編碼器的功能恰好與譯碼器相反，是對(duì)輸入信 號(hào)按一定規(guī)律進(jìn)行編排，使每組輸出代碼具有其特定 的含義。 類型類型 二-十進(jìn)制編碼器(BCD碼編碼器) 優(yōu)先編碼器 1 1二二- -十進(jìn)制編碼器十進(jìn)制編碼器 (1) (1) 功能：功能：將十進(jìn)制數(shù)字09分別編碼成4位BCD碼。 這種

26、編碼器由10個(gè)輸入端代表10個(gè)不同數(shù)字，4個(gè)輸出 端代表相應(yīng)BCD代碼。結(jié)構(gòu)框圖如下： (2)(2)結(jié)構(gòu)框圖結(jié)構(gòu)框圖 二十進(jìn)制編碼器 0 9 BCD碼 注意：注意：二-十進(jìn)制編 碼器的輸入信號(hào)是互斥的， 即任何時(shí)候只允許一個(gè)輸 入端為有效信號(hào)。 最常見的有8421碼編碼器，例如，按鍵式8421碼編碼器。 2 2優(yōu)先編碼器優(yōu)先編碼器 (1) (1) 功能：功能：識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，選中優(yōu)先級(jí)別 最高的一個(gè)進(jìn)行編碼，實(shí)現(xiàn)優(yōu)先權(quán)管理。 優(yōu)先編碼器是數(shù)字系統(tǒng)中實(shí)現(xiàn)優(yōu)先權(quán)管理的一個(gè)重要 邏輯部件。它與上述二-十進(jìn)制編碼器的最大區(qū)別是，優(yōu)先優(yōu)先 編碼器的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為編碼器

27、的各個(gè)輸入不是互斥的，它允許多個(gè)輸入端同時(shí)為 有效信號(hào)。有效信號(hào)。 優(yōu)先編碼器的每個(gè)輸入具有不同的優(yōu)先級(jí)別，當(dāng)多個(gè) 輸入信號(hào)有效時(shí)，它能識(shí)別輸入信號(hào)的優(yōu)先級(jí)別，并對(duì)其 中優(yōu)先級(jí)別最高的一個(gè)進(jìn)行編碼，產(chǎn)生相應(yīng)的輸出代碼。 (2) (2)典型芯片：典型芯片：MSI優(yōu)先編碼器74LS148 。 多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模多路選擇器和多路分配器是數(shù)字系統(tǒng)中常用的中規(guī)模 集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、集成電路。其基本功能是完成對(duì)多路數(shù)據(jù)的選擇與分配、 在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完在公共傳輸線上實(shí)現(xiàn)多路數(shù)據(jù)的分時(shí)傳送。此外，還可完 成數(shù)據(jù)的并串

28、轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí)成數(shù)據(jù)的并串轉(zhuǎn)換、序列信號(hào)產(chǎn)生等多種邏輯功能以及實(shí) 現(xiàn)各種邏輯函數(shù)功能?，F(xiàn)各種邏輯函數(shù)功能。 多路選擇器多路選擇器( (Multiplexer)又稱數(shù)據(jù)選擇器或多路開關(guān)， 常用MUX表示。它是一種多路輸入、單路輸出的組合邏輯電多路輸入、單路輸出的組合邏輯電 路路。 一、多路選擇器一、多路選擇器 7.2.3 7.2.3 多路選擇器和多路分配器多路選擇器和多路分配器 1 1邏輯特性邏輯特性 (1) (1) 邏輯功能：邏輯功能：從多路輸入中選中某一路送至輸出端， 輸出對(duì)輸入的選擇受選擇控制量控制。通常，一個(gè)具有2n路 輸入和一路輸出的多路選擇器有n個(gè)選擇控制變量

29、，控制變 量的每種取值組合對(duì)應(yīng)選中一路輸入送至輸出。 (2) (2) 構(gòu)成思想構(gòu)成思想 多路選擇器的構(gòu)成思想相當(dāng)于一個(gè)單刀多擲開關(guān)，即 輸入 輸出 D0 D1 Dn-1 F 37 由選擇控制信號(hào)（或稱為地址）決定選擇哪路數(shù)據(jù)輸出。 如四選一數(shù)據(jù)選擇器： D D0 0 D D1 1 D D2 2 D D3 3 F F A A B B E E 3210 ABDEDBAEBDAEDBAEF 0, 1)1 (FE 3210 , 0)2(ABDDBABDADBAFE 38 用四選一數(shù)據(jù)選擇器擴(kuò)展為八選一的數(shù)據(jù)選擇器 D D0 0 D D1 1 D D2 2 D D3 3 F F A A B B E E

30、D D0 0 D D1 1 D D2 2 D D3 3 F F A A B B E E D D0 0 D D1 1 D D2 2 D D3 3D D4 4 D D5 5 D D6 6 D D7 7 A A2 2 1 1 1 1 F F A A0 0 A A1 1 39 2 2典型芯片典型芯片 常見的常見的MSIMSI多路選擇器有多路選擇器有4 4路選擇器、路選擇器、8 8路選擇器和路選擇器和1616路選路選 擇器。擇器。 (1) (1) 四路數(shù)據(jù)選擇器四路數(shù)據(jù)選擇器7415374153 圖圖(a)(a)、(b)(b)是型號(hào)為是型號(hào)為7415374153的雙的雙4 4路選擇器的管腳排列圖路選擇器

31、的管腳排列圖 和邏輯符號(hào)。該芯片中有兩個(gè)和邏輯符號(hào)。該芯片中有兩個(gè)4 4路選擇器。其中，路選擇器。其中，D D0 0D D3 3為數(shù)為數(shù) 據(jù)輸入端；據(jù)輸入端；A A1 1、A A0 0為選擇控制端；為選擇控制端；Y Y為輸出端；為輸出端；G G為使能端。為使能端。 40 (2)(2)四路數(shù)據(jù)選擇器四路數(shù)據(jù)選擇器7415374153的功能表的功能表 7415374153的的功能表功能表 D0 D1 D2 D3 D0 d d d d D1 d d d d D2 d d d d D3 0 0 0 1 1 0 1 1 輸 出 Y 數(shù) 據(jù) 輸 入 D0 D1 D2 D3 選擇控制輸入 A1 A (3)

32、74153(3) 74153的輸出函數(shù)表達(dá)式的輸出函數(shù)表達(dá)式 3 0 301201101001 Y i iiD mDAADAADAADAA 式中，式中，m mi i為選擇變量為選擇變量A A1 1、A A0 0組成的最小項(xiàng)，組成的最小項(xiàng)，D Di i為為i i端的輸入數(shù)據(jù)，端的輸入數(shù)據(jù)， 取值等于取值等于0 0或或1 1。 41 類似地，可以寫出類似地，可以寫出2 2n n路選擇器的輸出表達(dá)式為路選擇器的輸出表達(dá)式為 12 0 Y n i ii Dm 式中，式中，m mi i為選擇控制變量為選擇控制變量A An-1 n-1， ，A An-2 n-2， ，A A1 1，A A0 0組成的最組成的

33、最 小項(xiàng)；小項(xiàng)；D Di i為為2 2n n路輸入中的第路輸入中的第i i路數(shù)據(jù)輸入，取值路數(shù)據(jù)輸入，取值0 0或或1 1。 3 3應(yīng)用舉例應(yīng)用舉例 多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外，多路選擇器除完成對(duì)多路數(shù)據(jù)進(jìn)行選擇的基本功能外， 在邏輯設(shè)計(jì)中主要用來實(shí)現(xiàn)各種邏輯函數(shù)功能。在邏輯設(shè)計(jì)中主要用來實(shí)現(xiàn)各種邏輯函數(shù)功能。 42 例例 用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能：用多路選擇器實(shí)現(xiàn)以下邏輯函數(shù)的功能： F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用由于給定函數(shù)為一個(gè)三變量函數(shù)故可采用8 8路數(shù)據(jù)選路數(shù)據(jù)選

34、 擇器實(shí)現(xiàn)其功能，假定采用擇器實(shí)現(xiàn)其功能，假定采用8 8路數(shù)據(jù)選擇器路數(shù)據(jù)選擇器7415274152實(shí)現(xiàn)。實(shí)現(xiàn)。 方案：方案：將變量將變量A A、B B、C C依次作為依次作為8 8路數(shù)據(jù)選擇器的選擇變路數(shù)據(jù)選擇器的選擇變 量，令量，令8 8路數(shù)據(jù)選擇器的路數(shù)據(jù)選擇器的 D D0 0=D=D1 1=D=D4 4=D=D7 7=0=0，而，而D D2 2=D=D3 3=D=D5 5=D=D6 6=1=1即即 可?？?。 43 用用8 8路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如下圖所示。路選擇器實(shí)現(xiàn)給定函數(shù)的邏輯電路圖，如下圖所示。 上述方案給出了用具有上述方案給出了用具有n n個(gè)選擇控制變量的多路選擇

35、器實(shí)個(gè)選擇控制變量的多路選擇器實(shí) 現(xiàn)現(xiàn)n n個(gè)變量函數(shù)的一般方法。個(gè)變量函數(shù)的一般方法。 44 例例 假定采用假定采用4 4路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)路數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù) F(A,B,C)=m(2,3,5,6) F(A,B,C)=m(2,3,5,6) 解解 首先從函數(shù)的首先從函數(shù)的3 3個(gè)變量中任選個(gè)變量中任選2 2個(gè)作為選擇控制變量，個(gè)作為選擇控制變量， 然后再確定選擇器的數(shù)據(jù)輸入。然后再確定選擇器的數(shù)據(jù)輸入。 假定選假定選A A、B B與選擇控制端與選擇控制端A A1 1、A A0 0相連，則可將函數(shù)相連，則可將函數(shù)F F的的 表達(dá)式表示成如下形式：表達(dá)式表示成如下形式： CABCBAB

36、CACBA)C,B,A(F CABCBA)CC(BA0BA CABCBA1BA0BA 45 顯然，要使顯然，要使4 4路選擇器的輸出路選擇器的輸出W W與函數(shù)與函數(shù)F F相等，只相等，只 需需 、 、 、 。據(jù)此，可作出用。據(jù)此，可作出用4 4路選擇路選擇 器器7415374153實(shí)現(xiàn)給定函數(shù)功能的邏輯電路圖。實(shí)現(xiàn)給定函數(shù)功能的邏輯電路圖。 0D 0 1D 1 CD2CD3 據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)功能的邏輯電路如下圖所示。據(jù)此，可作出實(shí)現(xiàn)給定函數(shù)功能的邏輯電路如下圖所示。 46 例例 用用4 4路選擇器實(shí)現(xiàn)路選擇器實(shí)現(xiàn)4 4變量邏輯函數(shù)變量邏輯函數(shù) F(A,B,C,D)=m(0,2,3,7,

37、8,9,10,13)F(A,B,C,D)=m(0,2,3,7,8,9,10,13) 的邏輯功能的邏輯功能。 解解 用用4 4路選擇器實(shí)現(xiàn)該函數(shù)時(shí)，應(yīng)從函數(shù)的路選擇器實(shí)現(xiàn)該函數(shù)時(shí)，應(yīng)從函數(shù)的4 4個(gè)變量中個(gè)變量中 選出選出2 2個(gè)作為個(gè)作為MUXMUX的選擇控制變量。原則上講，這種選擇是任的選擇控制變量。原則上講，這種選擇是任 意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。意的，但選擇合適時(shí)可使設(shè)計(jì)簡(jiǎn)化。 47 選用變量選用變量A A和和B B作為選擇控制變量作為選擇控制變量 DCAB)DC(BACDBA)D(CBA DCAB)DCDCDC(BA CDBACD)DCDC(BA DCABDCBADCBADCBA

38、 BCDACDBADCBADCBA )13,10, 9 , 8 , 7 , 3 , 2 , 0(m)D,C,B,A(F 48 選用變量選用變量C C和和D D作為選擇控制變量作為選擇控制變量 ACDBDCADCBDC B)ABACD()BABA(DC AB)BD(AC)BABA(DC DCABDCBADCBADCBA BCDACDBADCBADCBA )13,10, 9 , 8 , 7 , 3 , 2 , 0(m)D,C,B,A(F 由上述可見，用由上述可見，用n n個(gè)選擇控制變量的個(gè)選擇控制變量的MUXMUX實(shí)現(xiàn)實(shí)現(xiàn)n+2n+2個(gè)以上變量個(gè)以上變量 的函數(shù)時(shí)，的函數(shù)時(shí)，MUXMUX的數(shù)據(jù)輸入

39、函數(shù)的數(shù)據(jù)輸入函數(shù)D Di i一般是一般是2 2個(gè)或個(gè)或2 2個(gè)以上變量的函個(gè)以上變量的函 數(shù)。函數(shù)數(shù)。函數(shù)D Di i的復(fù)雜程度與選擇控制變量的確定相關(guān)，只有通過的復(fù)雜程度與選擇控制變量的確定相關(guān)，只有通過 對(duì)各種方案的比較，才能從中得到最簡(jiǎn)單而且經(jīng)濟(jì)的方案。對(duì)各種方案的比較，才能從中得到最簡(jiǎn)單而且經(jīng)濟(jì)的方案。 C C D D 49 MUXMUX D D0 0 . . . . . . D D7 7 A A2 2 A A1 1 A A0 0 F F 例例7.117.11：用：用8 8路數(shù)據(jù)選擇器和路數(shù)據(jù)選擇器和3-83-8譯碼器構(gòu)造一個(gè)譯碼器構(gòu)造一個(gè)3 3位二進(jìn)位二進(jìn) 制數(shù)等值比較器。制數(shù)等值

40、比較器。 A A B B C C X Y ZX Y Z 1 01 0 譯譯 碼碼 器器 S S1 1 S S2 2 S S3 3 A A2 2 A A1 1 A A0 0 Y Y0 0 . . . . . . Y Y7 7 F F 二、多路分配器二、多路分配器 多路分配器(Demultiplexer)又稱數(shù)據(jù)分配器，常用 DEMUX表示。 多路分配器的結(jié)構(gòu)與多路選擇器正好相反，它是一 種單輸入、多輸出組合邏輯部件，由選擇控制變量決定 輸入從哪一路輸出。如圖所示為4路分配器的邏輯符號(hào)。 51 圖中，D為數(shù)據(jù)輸入端，A1、 A0為選擇控制輸入端，f0 f3 為數(shù)據(jù)輸出端。 輸入 輸出 F0 F1

41、Fn-1 D 四路分配器的功能如下表所示。 四路分配器功能表 D 0 0 0D 0 0 0 0 D 0 00 D 0 0 0 0 D 00 0 D 0 0 0 0 D0 0 0 D 0 00 0 0 10 1 1 01 0 1 11 1 f f0 0 f f1 1 f f2 2 f f3 3 A A1 1 A A0 0 由功能表可知，4路分配器的輸出表達(dá)式為 式中，mi(i=03)是選擇控制變量的4個(gè)最小項(xiàng)。 DmDAAf 0010 DmDAAf 1011 DmDAAf 2012 DmDAAf 3013 ； ； 53 可以用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配的功能：可以用譯碼器實(shí)現(xiàn)數(shù)據(jù)分配的功能： 例如用例如

42、用2-42-4譯碼器實(shí)現(xiàn)四路數(shù)據(jù)分配器譯碼器實(shí)現(xiàn)四路數(shù)據(jù)分配器 A B EA B E Y Y3 3 Y Y2 2 Y Y1 1 Y Y0 0 A B A B D D F F3 3 F F2 2 F F1 1 F F0 0 54 數(shù)據(jù)分配器的應(yīng)用數(shù)據(jù)分配器的應(yīng)用 例如：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)合使用，可以實(shí)現(xiàn)多路例如：數(shù)據(jù)分配器與數(shù)據(jù)選擇器聯(lián)合使用，可以實(shí)現(xiàn)多路 數(shù)據(jù)分時(shí)傳送。數(shù)據(jù)分時(shí)傳送。 D D0 0 . . . . . . D D7 7 F F0 0 . . . . . . F F7 7 A B CA B C MUXMUX A A2 2 A A1 1 A A0 0 F F D D0 0 .

43、 . . . . . D D7 7 DEMUXDEMUX A A2 2 A A1 1 A A0 0 D D F F0 0 . . . . . . F F7 7 55 7.3 7.3 常用中規(guī)模時(shí)序邏輯電路常用中規(guī)模時(shí)序邏輯電路 數(shù)字系統(tǒng)中最典型的時(shí)序邏輯電路是計(jì)數(shù)器計(jì)數(shù)器和寄存器寄存器。 7.3.1 7.3.1 計(jì)數(shù)器計(jì)數(shù)器 廣義地說，計(jì)數(shù)器是一種能在輸入信號(hào)作用下依次通過 預(yù)定狀態(tài)的時(shí)序邏輯電路。 1 1什么是計(jì)數(shù)器？什么是計(jì)數(shù)器？ 就常用的集成電路計(jì)數(shù)產(chǎn)品而言，可以對(duì)其定義如下： 計(jì)數(shù)器計(jì)數(shù)器：是一種對(duì)輸入脈沖進(jìn)行計(jì)數(shù)的時(shí)序邏輯電路， 被計(jì)數(shù)的脈沖信號(hào)稱作“計(jì)數(shù)脈沖”。 計(jì)數(shù)器在運(yùn)行時(shí)，所

44、經(jīng)歷的狀態(tài)是周期性的，總是在 有限個(gè)狀態(tài)中循環(huán)，通常將一次循環(huán)所包含的狀態(tài)總數(shù)稱將一次循環(huán)所包含的狀態(tài)總數(shù)稱 為計(jì)數(shù)器的為計(jì)數(shù)器的“模?！?。 2 2計(jì)數(shù)器的種類計(jì)數(shù)器的種類 計(jì)數(shù)器的種類很多，通常有不同的分類方法。 同步計(jì)數(shù)器同步計(jì)數(shù)器 異步計(jì)數(shù)器異步計(jì)數(shù)器 工工 作作 方方 式式 （1 1） 按按 功功 能能 （3 3） 按按 進(jìn)進(jìn) 位位 制制 （2 2） 二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器 十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 任意進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器 加法計(jì)數(shù)器加法計(jì)數(shù)器 減法計(jì)數(shù)器減法計(jì)數(shù)器 可逆計(jì)數(shù)器可逆計(jì)數(shù)器 57 3 3功能功能 一般具有計(jì)數(shù)、保存、清除、預(yù)置計(jì)數(shù)、保存、清除、預(yù)置等功能。 4 4

45、常用集成同步計(jì)數(shù)器常用集成同步計(jì)數(shù)器 7416174161：四位二進(jìn)制同步加法計(jì)數(shù)器：四位二進(jìn)制同步加法計(jì)數(shù)器 7419174191：?jiǎn)螘r(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器：?jiǎn)螘r(shí)鐘四位二進(jìn)制同步可逆計(jì)數(shù)器 7419074190：?jiǎn)螘r(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器：?jiǎn)螘r(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器 7419374193：雙時(shí)鐘四位二進(jìn)制可逆計(jì)數(shù)器：雙時(shí)鐘四位二進(jìn)制可逆計(jì)數(shù)器 7419274192：雙時(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器：雙時(shí)鐘十進(jìn)制同步可逆計(jì)數(shù)器 58 （1 1）7419374193的管腳排列圖及邏輯符號(hào)的管腳排列圖及邏輯符號(hào) 5. 5. 典型芯片典型芯片 -四位二進(jìn)制同步可逆計(jì)數(shù)器四位二進(jìn)制同步可逆計(jì)數(shù)器741

46、9374193 74193 74193管腳排列圖及邏輯符號(hào)分別如圖管腳排列圖及邏輯符號(hào)分別如圖(a)(a)、(b)(b)所示。所示。 59 （2 2）引腳功能）引腳功能 60 （3 3）功能表）功能表 表中，表中，CLRCLR為高電平，計(jì)數(shù)器清為高電平，計(jì)數(shù)器清“0”0”； 為低電平，計(jì)為低電平，計(jì) 數(shù)器預(yù)置數(shù)器預(yù)置D D、C C、B B、A A輸入值；計(jì)數(shù)脈沖由輸入值；計(jì)數(shù)脈沖由CPCPU U 端輸入時(shí)，累 端輸入時(shí)，累 加計(jì)數(shù)；計(jì)數(shù)脈沖由加計(jì)數(shù)；計(jì)數(shù)脈沖由CPCPD D端輸入時(shí)，累減計(jì)數(shù)。端輸入時(shí)，累減計(jì)數(shù)。 LD 61 （4 4） 使用使用7419374193可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器可以

47、構(gòu)成任意進(jìn)制的計(jì)數(shù)器 例例7.12 7.12 使用使用7419374193構(gòu)成模構(gòu)成模1010的加法計(jì)數(shù)器。的加法計(jì)數(shù)器。 0000000000010001001000100011001101000100 01010101 01100110011101111000100010011001 當(dāng)當(dāng)10101010時(shí)，使時(shí)，使Q QD DQ QC CQ QB BQ QA A清零。清零。 10101010 當(dāng)當(dāng)10101010時(shí)，使時(shí)，使Q QD DQ QC CQ QB BQ QA A置零。置零。 62 1 1 CPCP 1 1 。 ；， ， 由以上分析可知，該電路的回差電壓為 UT = UT+ -

48、UT- = CC U 3 1 CC U 3 2 ui從高于 逐漸下降 傳輸特性如圖(b)中的 defadefa。 。 U 3 1 電路的負(fù)向閥值電壓U 可見， 。 電平U高變?yōu)檩敵鰑, U 3 1 u時(shí)，uU 3 1 當(dāng)u 保持低電平不變；，輸出u U 3 1 ，u U 3 2 u 時(shí)，U 3 2 uU 3 1 當(dāng) CC -T OHoCC TR TH CC i o CC TR CC TH CC i CC 7.4.2 7.4.2 集成集成D/AD/A轉(zhuǎn)換器轉(zhuǎn)換器 數(shù)字系統(tǒng)只能處理數(shù)字信號(hào)。但在工業(yè)過程控制、智 能化儀器儀表和數(shù)字通信等領(lǐng)域，數(shù)字系統(tǒng)處理的對(duì)象往 往是模擬信號(hào)。例如，在生產(chǎn)過程控制

49、中對(duì)溫度、壓力、 流量等物理量進(jìn)行控制時(shí)，經(jīng)過傳感器獲取的電信號(hào)都是 模擬信號(hào)。這些模擬信號(hào)必須變換成數(shù)字信號(hào)才能由數(shù)字 系統(tǒng)加工、運(yùn)算。另一方面，數(shù)字系統(tǒng)輸出的數(shù)字信號(hào)， 有時(shí)又必須變換成模擬信號(hào)才能去控制執(zhí)行機(jī)構(gòu)。因此， 在實(shí)際應(yīng)用中，必須解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換 問題。 D/AD/A轉(zhuǎn)換器：轉(zhuǎn)換器：把數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的器件稱為 數(shù)/模轉(zhuǎn)換器，簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC(Digital to Analog Converter)； A/DA/D轉(zhuǎn)換器：轉(zhuǎn)換器：把模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的器件稱為 模/數(shù)轉(zhuǎn)換器，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC(Analog to Digital Conve

50、rter)。 為了解決模擬信號(hào)與數(shù)字信號(hào)之間的轉(zhuǎn)換問題，提供 了如下兩類器件：兩類器件： 圖(a)給出了一個(gè)4位D/A轉(zhuǎn)換器的示意框圖，其轉(zhuǎn)換特性 曲線如圖(b)所示。 圖中，設(shè)輸出模擬量的滿刻度值為Am ，則當(dāng)數(shù)字量為 0001，電路 輸出最小模擬量 。推廣到一般情況，n 位輸入的D/A轉(zhuǎn)換器所能轉(zhuǎn)換輸出的最小模擬量 。 mLSB A 15 1 A m n LSB A 12 1 A 2 2主要參數(shù)主要參數(shù) 衡量D/A轉(zhuǎn)換器性能的主要參數(shù)有分辨率、非線性度、分辨率、非線性度、 絕對(duì)精度和建立時(shí)間。絕對(duì)精度和建立時(shí)間。 ( (1) 1) 分辨率分辨率 由于分辨率決定于數(shù)字量的位數(shù)，所以有時(shí)也用輸

51、入 數(shù)字量的位數(shù)表示，如分辨率為8位、10位等。 分辨率是指最小模擬量輸出與最大模擬量輸出之比。 對(duì)于一個(gè)n位D/A轉(zhuǎn)換器，其分辨率為 分辨率 = 12 1 A ) 12/(A A A n m n m m LSB (2) (2) 非線性誤差非線性誤差 具有理想轉(zhuǎn)換特性的D/A轉(zhuǎn)換器，每?jī)蓚€(gè)相鄰數(shù)字量對(duì) 應(yīng)的模擬量之差都為 ALSB 。在滿刻度范圍內(nèi)偏離理想轉(zhuǎn)換 特性的最大值，稱為非線性誤差。 ( (3) 3) 絕對(duì)精度絕對(duì)精度 絕對(duì)精度是指在輸入端加對(duì)應(yīng)滿刻度數(shù)字量時(shí)，輸出 的實(shí)際值與理想值之差 。一般該值應(yīng)低于 。 LSB A 2 1 建立時(shí)間是指從送入數(shù)字信號(hào)起，到輸出模擬量達(dá)到 穩(wěn)定值止

52、所需要的時(shí)間。它反映了電路的轉(zhuǎn)換速度。 ( (4) 4) 建立時(shí)間建立時(shí)間 1 1按網(wǎng)絡(luò)結(jié)構(gòu)分類按網(wǎng)絡(luò)結(jié)構(gòu)分類 根據(jù)電阻網(wǎng)絡(luò)結(jié)構(gòu)的不同，D/A轉(zhuǎn)換器可分成權(quán)電阻 網(wǎng)絡(luò)D/A轉(zhuǎn)換器、R-2R正梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和R-2R 倒梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器等幾類。 2 2按電子開關(guān)分類按電子開關(guān)分類 根據(jù)電子開關(guān)的不同,可分成CMOS電子開關(guān)D/A轉(zhuǎn)換 器和雙極型電子開關(guān)D/A轉(zhuǎn)換器。雙極型電子開關(guān)比CMOS 電子開關(guān)的開關(guān)速度高。 二、二、D/AD/A轉(zhuǎn)換器的類型轉(zhuǎn)換器的類型 目前，集成D/A轉(zhuǎn)換器有很多類型和不同的分類方法。 從電路結(jié)構(gòu)來看，各類集成各類集成D/AD/A轉(zhuǎn)換器至少都包括電阻網(wǎng)絡(luò)

53、轉(zhuǎn)換器至少都包括電阻網(wǎng)絡(luò) 和電子開關(guān)兩個(gè)基本組成部分。和電子開關(guān)兩個(gè)基本組成部分。 3 3按輸出模擬信號(hào)的類型分類按輸出模擬信號(hào)的類型分類 根據(jù)輸出模擬信號(hào)的類型，D/A轉(zhuǎn)換器可分為電流型電流型和 電壓型電壓型兩種。常用的D/A轉(zhuǎn)換器大部分是電流型，當(dāng)需要將 模擬電流轉(zhuǎn)換成模擬電壓時(shí)，通常在輸出端外加運(yùn)算放大 器。 隨著集成電路技術(shù)的發(fā)展,D/A轉(zhuǎn)換器在電路結(jié)構(gòu)、性 能等方面都有很大變化。從只能實(shí)現(xiàn)數(shù)字量到模擬電流轉(zhuǎn) 換的D/A轉(zhuǎn)換器,發(fā)展到能與微處理器完全兼容、具有輸入 數(shù)據(jù)鎖存功能的D/A轉(zhuǎn)換器,進(jìn)一步又出現(xiàn)了帶有參考電壓 源和輸出放大器的D/A轉(zhuǎn)換器，大大提高了D/A轉(zhuǎn)換器綜合 性能。 三三、典型芯片典型芯片-集成集成D/AD/A轉(zhuǎn)換器轉(zhuǎn)換器DAC0832 DAC0832 DAC0832是用CMOS工藝制作的8位D/A轉(zhuǎn)換器,采用20引腳 雙列直插式封裝。 1 1主要性能主要性能 分辨率：分辨率：8 8位位 ； 轉(zhuǎn)換時(shí)間：轉(zhuǎn)換時(shí)間：1s 1s ； 緩沖能力：雙緩沖緩沖能力：雙緩沖 ； 輸出信號(hào)類型：電流型輸出信號(hào)類型：電流型 。 常用的D/A轉(zhuǎn)換器有8位、10位、12位、16位等種類，每 種又有不同的型號(hào)。 2 2結(jié)構(gòu)框圖和管腳排列圖結(jié)構(gòu)框圖和管腳排列圖 DAC0832的內(nèi)部結(jié)構(gòu)框圖和管腳排列圖分