CMOS二級密勒補(bǔ)償運(yùn)算放大器的設(shè)計

1、真誠為您提供優(yōu)質(zhì)參考資料，若有不當(dāng)之處，請指正。課程設(shè)計報告設(shè)計課題: CMOS二級密勒補(bǔ)償運(yùn)算放大器的設(shè)計 姓 名: XXX 專 業(yè): 集成電路設(shè)計與集成系統(tǒng) 學(xué) 號: 1115103004 日 期 2015年1月17日 指導(dǎo)教師: XXX 國立華僑大學(xué)信息科學(xué)與工程學(xué)院一：CMOS二級密勒補(bǔ)償運(yùn)算放大器的設(shè)計1:電路結(jié)構(gòu)最基本的CMOS二級密勒補(bǔ)償運(yùn)算跨導(dǎo)放大器的結(jié)構(gòu)如下圖，主要包括四部分：第一級PMOS輸入對管差分放大電路，第二級共源放大電路，偏置電路和相位補(bǔ)償電路。2：電路描述： 輸入級放大電路由M1M5組成。M1和M2組成PMOS差分輸入對管，差分輸入與單端輸入相比可以有效抑制共模信

2、號干擾；M3和M4為電流鏡有源負(fù)載；M5為第一級放大電路提供恒定偏置電流。輸出級放大電路由M6和M7組成，M6為共源放大器，M7為其提供恒定偏置電流同時作為第二級輸出負(fù)載。偏置電路由M8M13和Rb組成，這是一個共源共柵電流源，M8和M9寬長比相同。M12和M13相比，源級加入了電阻Rb，組成微電流源，產(chǎn)生電流Ib。對稱的M11和M12構(gòu)成共源共柵結(jié)構(gòu)，減少了溝道長度調(diào)制效應(yīng)造成的電流誤差。在提供偏置電流的同時，還為M14柵極提供偏置電壓。相位補(bǔ)償電路由M14和Cc組成，M14工作在線性區(qū)，可等效為一個電阻，與電容Cc一起跨接在第二級輸入輸出之間，構(gòu)成RC密勒補(bǔ)償。3:兩級運(yùn)放主體電路設(shè)計 由

3、于第一級差分輸入對管M1與M2相同，有R1表示第一級輸出電阻，其值為則第一級的電壓增益對第二級，有第二級的電壓增益故總的直流開環(huán)電壓增益為所以4：偏置電路設(shè)計偏置電路由 M8M13 構(gòu)成，其中包括兩個故意失配的晶體管M12 和M13，電阻RB 串聯(lián)在M12 的源極，它決定著偏置電流和gm12，所以一般為片外電阻以保證其精確穩(wěn)定。為了最大程度的降低M12 的溝道長度調(diào)制效應(yīng)，采用了Cascode 連接的M10以及用與其匹配的二極管連接的M11 來提供M10 的偏置電壓。最后，由匹配的PMOS器件M8 和M9 構(gòu)成的鏡像電流源將電流IB 復(fù)制到M11 和M13，同時也為M5 和M7提供偏置。 下面

4、進(jìn)行具體計算。鏡像電流源M8 和M9 使得M13 的電流與M12 的電流相等，都為IB，從而有 而由電路可知聯(lián)立上式可以得到：整理得：可以看到，IB僅以電阻RB和M12,M13的尺寸有關(guān)，不受電源電壓的影響。二：計算參數(shù) 對于MOS 管寬長比的設(shè)計，可以先選擇合適的過驅(qū)動電壓，然后分配合理的電流，最后再計算寬長比。通常先選擇過驅(qū)動電壓為0.1V0.2V，如果是已知跨導(dǎo)，就可以計算其電流和寬長比，如果是預(yù)先分配電流，也可以計算其跨導(dǎo)和寬長比。設(shè)計步驟：1：選擇Cc 的大小。與Cc 相關(guān)的是單位增益帶寬、輸入積分噪聲、z1 位置和壓擺率。Cc 增大大有幾個好處，增強(qiáng)極點分裂功能，降低輸入積分噪聲，

5、降低第二級功耗，提高相位裕度，但缺點是降低了GBW 和壓擺率。而且Cc 的選擇和負(fù)載取值有關(guān)，所以我們盡量增大Cc，前提是滿足壓擺率指標(biāo)，然后增加gm1 以提高GBW。在IDS1不變的前提下，gm1 的提高可以通過降低VDSAT1 得到。本設(shè)計中負(fù)載是3pF，考慮寄生電容存在，選取Cc 初值為1.8pF，在后面的步驟中可以通過迭代調(diào)整Cc 的值。2：相位補(bǔ)償，選取gm63.2gm1。3：選擇過驅(qū)動電壓，VDSAT1 降低有助于提高共模輸入范圍,增大輸出擺幅，降低輸入失調(diào)電壓，提高電壓增益，提高共模抑制比，提高負(fù)電源抑制比。另外，在同等電流前提下，過驅(qū)動越小，跨導(dǎo)越大。所以VDSAT1 盡量取小

6、比如0.1V。4：分配電流。第一級電流增大有助于提高gm1，提高SRint，這里取IDS64IDS1。取偏置電流IDS810A，k112，k224，即IDS5120A，IDS7240A，總電流為380A。5：計算M1,2 寬長比。已知IDS160A，VDSAT10.1V，得到(W/L)1347.8。當(dāng)2 時，W1L164.4m2，由此得到L10.43m。由于要加上2LD 即0.4m 的擴(kuò)散長度，預(yù)先取L10.8m，得到W1 為140m。因此得到(W/L)1,2140m/0.8m。要注意的是，W1L1 乘積不能太大，否則3 點寄生電容會很大。6：計算M3,4、M6、M5 和M7 的寬長比。由于2

7、，取L3,42L1 即為1.2m。為保證小的失調(diào)，取L6L3,41.2m（在Level 1 模型中反映不出）。對于L5 和L7，為保證小寄生電容取最小長度0.4m 即可，因此得到L5,70.8m。由于gm63.2gm1，IDS64IDS1，得到VDSAT60.125V，進(jìn)而得到W6240m。再由k1 和k2 得W3,460m。M5 和M7 是偏置管，為保證小的寄生電容，取過驅(qū)動為0.4V。IDS5120A，得到W518m，因此有W7k2/k1W736m。從而得到(W/L)3,410/1.2，(W/L)6240/1.2，(W/L)518/0.8，(W/L)736/0.8。7：計算M8,9、M10

8、,11、M12、M13 的寬長比和RB 的阻值。要滿足式(2.39)，同時取(W/L)124(W/L)13。IDS1310A，由式(2.44)和VDSAT13VDSAT130.125V 得RB6.25k。取L13 L6 1.2m， 得(W/L)13 (W/L)6/k2 10m/1.2m。也得到(W/L)12 40m/1.2m，取(W/L)10(W/L)11(W/L)1310m/1.2m。取L8,9L70.8m，得(W/L)8,91/k2*(W/L)71.5m/0.8m。8：計算M14 的寬長比。由式取這個比例為3.7，得到(W/L)1465m/1.2m。最終得到的器件參數(shù)如下M1 140/0.

9、8 M9 1.5/0.8M2 140/0.8 M10 10/1.2M3 60/1.2 M11 10/1.2M4 60/1.2 M12 40/1.2M5 18/0.8 M13 10/1.2M6 240/1.2 M14 65/1.2M7 36/0.8 Cc 1.8 pFM8 1.5/0.8 RB 6.25 k注意這里有幾個關(guān)系式要保證嚴(yán)格成立，即式(2.39)和式(3.7)。至此，完成了電路中各器件參數(shù)的手工計算。三：設(shè)計運(yùn)放的性能指標(biāo)。運(yùn)放性能指標(biāo)：性能單位數(shù)值小信號低頻電壓增益 （DC Gain）dB83.75單位增益帶寬 （Unit-Gain Bandwidth）MHz94相位裕度 （Pha

10、se Margin）度61轉(zhuǎn)換速率 （Slew Rate）V/S30.5建立時間 1% （Settling Time）ns52共模抑制比 （Common Mode Rejection Ratio）dB85.5電源電壓 （Power Supply）V2輸入共模范圍 （Input Common Mode Range）V0.11.9電壓輸出范圍 （Output Range）V0.021.95負(fù)載電容 （Load Capacitance）pF3功耗 （Power Consumption）mW0.640電源電壓抑制比 （Power Supply Rejection Range）dB12運(yùn)放性能指標(biāo)解釋：

11、（1）小信號低頻電壓增益：運(yùn)放在小信號低頻輸入信號狀態(tài)下的電壓放大倍數(shù)。（2）單位增益帶寬：運(yùn)放在開環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為0 dB時的頻率范圍。（3）相位裕度：運(yùn)放在開環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為0 dB時所對應(yīng)的相位和180度的差值。（4）轉(zhuǎn)換速率：運(yùn)放在開環(huán)狀態(tài)，輸入信號為大信號激勵條件下，運(yùn)放由非線性進(jìn)入線性所需要的時間。（5）建立時間 （1%）：運(yùn)放在開環(huán)狀態(tài)下，輸入信號為大信號激勵，運(yùn)放由進(jìn)入線性的開始點到輸出穩(wěn)定到穩(wěn)定值的（1%）范圍內(nèi)所需要的時間。（6）共模抑制比：運(yùn)放在開環(huán)狀態(tài)下，對共模信號或共模噪聲的抑制能力，其表達(dá)式為（7）電源電壓: 提供給運(yùn)放的工作電壓。（8）輸入共模范圍:

12、運(yùn)放在開環(huán)狀態(tài)下允許的輸入共模電壓范圍。（9）輸出范圍: 運(yùn)放在開環(huán)狀態(tài)下，輸出電壓能夠達(dá)到的最大范圍。（10）負(fù)載電容: 運(yùn)放在開環(huán)狀態(tài)下， 所能帶動的最大電容負(fù)載。（11）功耗: 運(yùn)放在開環(huán)狀態(tài)下允許消耗的最大靜態(tài)功耗。（12）電源電壓抑制比: 運(yùn)放在開環(huán)狀態(tài)下對電源電壓波動或電源電壓噪聲的抑制能力。四：運(yùn)算放大器的仿真結(jié)果與分析本次二級運(yùn)算放大器的設(shè)計采用華潤上華.18工藝，電壓采用2V。頂層文件電路圖:1:運(yùn)放的小信號相頻和幅頻特性（AC）運(yùn)放的小信號相頻和幅頻特性是仿真運(yùn)放的開環(huán)小信號放大倍數(shù)及其相位隨頻率的變化趨勢，從而得到運(yùn)放的相位裕度和單位增益帶寬指標(biāo)，并進(jìn)一步鑒別運(yùn)放的放大能

13、力、穩(wěn)定性和工作帶寬。運(yùn)放的輸出端接3pF的負(fù)載電容，電源電壓為2V，共模輸入電壓為1V，差模輸入幅度為1V的交流信號，即兩輸入端的輸入交流信號相位相反。做交流小信號分析，可以得到運(yùn)放的小信號相頻和幅頻特性如圖所示。從仿真結(jié)果可以看出，運(yùn)放采用RC補(bǔ)償，在滿足單位增益帶寬的同時，能很好的調(diào)節(jié)相位裕度。 測試電路圖：仿真圖：從AC仿真圖可以看出：該運(yùn)放增益為83.75dB,單位增益帶寬為94.14M。從圖可知，該運(yùn)放相位裕度為：-119+180=61度。2：運(yùn)放的轉(zhuǎn)換速率分析（SR）運(yùn)放的轉(zhuǎn)換速率是分析運(yùn)放在大信號作用下的反應(yīng)速度。仿真運(yùn)放的轉(zhuǎn)換速率可將運(yùn)放的輸出端和反相輸入端相連構(gòu)成單位增益結(jié)

14、構(gòu)。運(yùn)放的同相輸入端輸入0V到2V的階躍信號，利用仿真軟件對該電路做瞬態(tài)分析得到的輸出波形。測試電路圖： 仿真圖：從仿真波形得到：在輸出上升曲線的10%和90%處，其電壓分別為0.20254V和1.80029V；時間分別為2.00613us和2.0586us。運(yùn)放的轉(zhuǎn)換速率SR=（1.80029V-0.20254V）/（ 2.0586us2.00613us）=30.47V/s。3：運(yùn)放的共模抑制比分析（CMRR）運(yùn)放的共模抑制比是測試運(yùn)放對共模信號的抑制能力。仿真方法是在運(yùn)放的開環(huán)狀態(tài)下，在運(yùn)放的同相和反相輸入端同時加入一個幅度為1V的交流小信號源，對電路進(jìn)行交流小信號分析。測試電路圖：仿真圖

15、：從仿真結(jié)果可得，運(yùn)放的低頻共模電壓增益為-1.73103dB。因為運(yùn)放的共模抑制比（dB單位）等于其差模電壓增益（dB）減去共模電壓增益（dB），差模電壓增益是83.7589dB，所以運(yùn)放的共模抑制比近似為：83.7589dB-（-1.73103dB）=85.4899dB。4:運(yùn)放的電源電壓抑制比分析（PSRR） 運(yùn)放的電源電壓抑制比是測試運(yùn)放的抗電源電壓波動或噪聲能力。仿真運(yùn)放的電源抑制比的方法：將運(yùn)放接成單位增益結(jié)構(gòu)，運(yùn)放的正輸入端設(shè)置1V的直流電壓，在2V的運(yùn)放供電電源串聯(lián)一個1V的交流小信號源。測試電路：仿真圖： 通過交流小信號分析得到運(yùn)放的電源抑制比特性曲線如圖，所以運(yùn)放的電源抑制比為-11.34dB。5：運(yùn)放的靜態(tài)功耗運(yùn)放的靜態(tài)功耗是指當(dāng)運(yùn)放在輸入平衡狀態(tài)下電路消耗的總電流和總電壓的乘積。在電源電壓2V，運(yùn)放的兩輸入端輸入共模電壓1V時，運(yùn)放各支路的靜態(tài)電流之和為0.320mA，則運(yùn)放的靜態(tài)功耗為0.640 mW。6：運(yùn)放的共模輸入范圍 運(yùn)放的共模輸入范圍是運(yùn)放的輸入輸出跟隨特性。運(yùn)放的電源為2V，運(yùn)放的反相端和輸