SRAM工作原理及設(shè)計(jì)

1、 sram工作原理及設(shè)計(jì) sram（static random access memory），即靜態(tài)隨機(jī)存取存儲(chǔ)器。它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲(chǔ)的數(shù)據(jù)。sram六管結(jié)構(gòu)的工作原理注：其實(shí)cmos靜態(tài)反相器等價(jià)于一個(gè)非門！sram cell 6t等價(jià)于sr鎖存器（也就是rs觸發(fā)器）6t：指的是由六個(gè)晶體管組成，如圖中的m1、m2、m3、m4、m5、m6.sram中的每一bit存儲(chǔ)在由4個(gè)場(chǎng)效應(yīng)管（m1， m2， m3， m4）構(gòu)成兩個(gè)交叉耦合的反相器中。另外兩個(gè)場(chǎng)效應(yīng)管（m5， m6）是存儲(chǔ)基本單元到用于讀寫的位線（bit line）的控制開關(guān)。sram的設(shè)計(jì)

2、一個(gè)sram基本單元有0 and 1兩個(gè)電平穩(wěn)定狀態(tài)。sram基本單元由兩個(gè)cmos反相器組成。兩個(gè)反相器的輸入、輸出交叉連接，即第一個(gè)反相器的輸出連接第二個(gè)反相器的輸入，第二個(gè)反相器的輸出連接第一個(gè)反相器的輸入。這實(shí)現(xiàn)了兩個(gè)反相器的輸出狀態(tài)的鎖定、保存，即存儲(chǔ)了1個(gè)位元的狀態(tài)。除了6管的sram，其他sram還有8管、10管甚至每個(gè)位元使用更多的晶體管的實(shí)現(xiàn)。 這可用于實(shí)現(xiàn)多端口（port）的讀寫訪問，如顯存或者寄存器堆的多口sram電路的實(shí)現(xiàn)。一般說來，每個(gè)基本單元用的晶體管數(shù)量越少，其占用面積就越小。由于硅芯片（silicon wafer）的生產(chǎn)成本是相對(duì)固定的，因此sram基本單元的面

3、積越小，在硅芯片上就可以制造更多的位元存儲(chǔ)，每位元存儲(chǔ)的成本就越低。內(nèi)存基本單元使用少于6個(gè)晶體管是可能的 如3管56 甚至單管，但單管存儲(chǔ)單元是dram，不是sram。訪問sram時(shí)，字線（word line）加高電平，使得每個(gè)基本單元的兩個(gè)控制開關(guān)用的晶體管m5與m6開通，把基本單元與位線（bit line）連通。位線用于讀或?qū)懟締卧谋４娴臓顟B(tài)。雖然不是必須兩條取反的位線，但是這種取反的位線有助于改善噪聲容限。sram的操作sram的基本單元有3種狀態(tài)：standby （電路處于空閑）， reading （讀）與writing （修改內(nèi)容）。sram的讀或?qū)懩Ｊ奖仨毞謩e具有“reada

4、bility”（可讀）與“write stability”（寫穩(wěn)定）。standby如果字線（word line）沒有被選為高電平， 那么作為控制用的m5與m6兩個(gè)晶體管處于斷路，把基本單元與位線隔離。由m1 m4組成的兩個(gè)反相器繼續(xù)保持其狀態(tài)，只要保持與高、低電平的連接。reading假定存儲(chǔ)的內(nèi)容為1， 即在q處的電平為高。 讀周期之初，兩根位線預(yù)充值為邏輯1， 隨后字線wl充高電平，使得兩個(gè)訪問控制晶體管m5與m6通路。第二步是保存在q的值傳遞給位線bl在它預(yù)充的電位，而瀉掉（bl非）預(yù)充的值，這是通過m1與m5的通路直接連到低電平使其值為邏輯0 （即q的高電平使得晶體管m1通路）。 在位線bl一側(cè)，晶體管m4與m6通路，把位線連接到vdd所代表的邏輯1 （m4作為p溝道場(chǎng)效應(yīng)管，由于柵極加了（q非）的低電平而m4通路）。 如果存儲(chǔ)的內(nèi)容為0， 相反的電路狀態(tài)將會(huì)使（bl非）為1而bl為0. 只需要（bl非）與bl有一個(gè)很小的電位差，讀取的放大電路將會(huì)辨識(shí)出哪根位線是1哪根是0. 敏感度越高，讀取速度越快。writing寫周期之初，把要寫入的狀態(tài)加載到位線。如果要寫入0，則設(shè)置（bl非）為1且bl為0。隨后字線wl加載為高電平，位線的狀態(tài)被載入sram的