存儲(chǔ)器wqPPT課件

1、 3.1 概述概述 一般為半導(dǎo)體存儲(chǔ)器，一般為半導(dǎo)體存儲(chǔ)器， 也稱為短期存儲(chǔ)器；也稱為短期存儲(chǔ)器； 解決讀寫解決讀寫速度速度問題；問題； 包括磁盤（中期存儲(chǔ)包括磁盤（中期存儲(chǔ) 器）、磁帶、光盤（長期器）、磁帶、光盤（長期 存儲(chǔ)）等；存儲(chǔ)）等； 解決存儲(chǔ)解決存儲(chǔ)容量容量問題；問題； 微機(jī)系統(tǒng)中存儲(chǔ)器采用分級(jí)體系結(jié)構(gòu)的根本目的微機(jī)系統(tǒng)中存儲(chǔ)器采用分級(jí)體系結(jié)構(gòu)的根本目的 是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。 寄存器寄存器 Cache 主存主存 輔存輔存 CPU內(nèi)部高內(nèi)部高 速電子線路速電子線路 (如觸發(fā)器如觸發(fā)器) 一級(jí)：在一級(jí)：在CPU內(nèi)部內(nèi)部 二級(jí)

2、：在二級(jí)：在CPU外部外部 一般為靜態(tài)隨一般為靜態(tài)隨 機(jī)存儲(chǔ)器機(jī)存儲(chǔ)器SRAM。 一般用動(dòng)態(tài)隨機(jī)存儲(chǔ)器一般用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM存放臨存放臨 時(shí)數(shù)據(jù)，而用閃速存儲(chǔ)器時(shí)數(shù)據(jù)，而用閃速存儲(chǔ)器FLASH存放存放 固化的程序和數(shù)據(jù)（即固件固化的程序和數(shù)據(jù)（即固件fireware） 磁盤、磁帶、磁盤、磁帶、 光盤等光盤等 其中：其中：cache-主存結(jié)構(gòu)解決主存結(jié)構(gòu)解決高速度與低成本高速度與低成本的矛盾；的矛盾； 主存主存-輔存結(jié)構(gòu)利用虛擬存儲(chǔ)器解決輔存結(jié)構(gòu)利用虛擬存儲(chǔ)器解決大容量與低成本大容量與低成本的矛盾的矛盾； 只有主存（內(nèi)存）占只有主存（內(nèi)存）占 用用CPU的地址空間的地址空間 256KB R

3、AM ( (系系統(tǒng)統(tǒng)板板) ) 384KB RAM ( (擴(kuò)擴(kuò)展展板板) ) 128KB RAM 保保留留( (包包括括顯顯存存) ) 192KB ROM ( (擴(kuò)擴(kuò)展展板板) ) 24KB ROM ( (系系統(tǒng)統(tǒng)板板，可可擴(kuò)擴(kuò)展展) ) 32KB ROM (BASIC解解釋釋程程序序) 8KB ROM(BIOS) 00000H 3FFFFH 40000H 9FFFFH A0000H BFFFFH C0000H EFFFFH F0000H FFFFFH FE000H 640KB 常規(guī)內(nèi)存常規(guī)內(nèi)存 128KB 保留保留RAM 256KB ROM T1和和T2組成一個(gè)組成一個(gè)雙穩(wěn)態(tài)雙穩(wěn)態(tài) 觸發(fā)器觸

4、發(fā)器，用于保存數(shù)據(jù)。，用于保存數(shù)據(jù)。 T3和和T4為負(fù)載管。為負(fù)載管。 如如A點(diǎn)為數(shù)據(jù)點(diǎn)為數(shù)據(jù)D，則，則B點(diǎn)點(diǎn) 為數(shù)據(jù)為數(shù)據(jù)D。 T1T2 AB T3T4 +5V T5T6 行選擇行選擇線有效（高電線有效（高電 平）平） 時(shí)，時(shí)，A 、B處的數(shù)據(jù)信處的數(shù)據(jù)信 息通過門控管息通過門控管T5和和T6送送 至至C、D點(diǎn)。點(diǎn)。 行選擇線行選擇線 CD 列選擇線列選擇線T7T8 I/OI/O 列選擇列選擇線有效（高電線有效（高電 平）平） 時(shí)，時(shí)，C 、D處的數(shù)據(jù)信處的數(shù)據(jù)信 息通過門控管息通過門控管T7和和T8送送 至芯片的數(shù)據(jù)引腳至芯片的數(shù)據(jù)引腳I/O。 3.2.2 存儲(chǔ)器訪問周期的時(shí)序存儲(chǔ)器訪問周

5、期的時(shí)序 行選擇線行選擇線 T1 B 存儲(chǔ)存儲(chǔ) 電容電容 C A 列選列選 擇線擇線 T2 I/O 電容上存有電荷時(shí)，表示存儲(chǔ)電容上存有電荷時(shí)，表示存儲(chǔ) 數(shù)據(jù)數(shù)據(jù)A為邏輯為邏輯1； 行選擇線有效時(shí)，數(shù)據(jù)通過行選擇線有效時(shí)，數(shù)據(jù)通過 T1送至送至B處；處； 列選擇線有效時(shí)，數(shù)據(jù)通過列選擇線有效時(shí)，數(shù)據(jù)通過 T2送至芯片的數(shù)據(jù)引腳送至芯片的數(shù)據(jù)引腳I/O； 為防止存儲(chǔ)電容為防止存儲(chǔ)電容C放電導(dǎo)致數(shù)放電導(dǎo)致數(shù) 據(jù)丟失，必須定時(shí)進(jìn)行刷新；據(jù)丟失，必須定時(shí)進(jìn)行刷新； 動(dòng)態(tài)刷新時(shí)行選擇線有效，而動(dòng)態(tài)刷新時(shí)行選擇線有效，而 列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行 進(jìn)行的。）進(jìn)行的。） 刷新放大

6、器刷新放大器 64K1bit的HMOSDRAM芯片 所以字線被選中所以字線被選中 為高電平時(shí)，位線也為高電平時(shí)，位線也 輸出高電平。如采用輸出高電平。如采用 這樣的基本存儲(chǔ)電路這樣的基本存儲(chǔ)電路 組成存儲(chǔ)矩陣，可以組成存儲(chǔ)矩陣，可以 認(rèn)為它存儲(chǔ)的信息全認(rèn)為它存儲(chǔ)的信息全 都為都為 1。 A12A0，13根地址線，輸入，與系統(tǒng)地址總線相連。根地址線，輸入，與系統(tǒng)地址總線相連。 D D7 7D D0 0 數(shù)據(jù)線， 數(shù)據(jù)線，8 8位，雙向，編程時(shí)位，雙向，編程時(shí) 做數(shù)據(jù)輸入線，讀出時(shí)做數(shù)據(jù)輸出線，做數(shù)據(jù)輸入線，讀出時(shí)做數(shù)據(jù)輸出線， 與數(shù)據(jù)總線相連。與數(shù)據(jù)總線相連。 CE 片選允許信號(hào)端（功能同片選允

7、許信號(hào)端（功能同CS），）， 輸入，低電平有效，與地址譯碼器輸入，低電平有效，與地址譯碼器 輸出端相連。輸出端相連。 OEOE 輸出允許信號(hào)端，輸入，低電輸出允許信號(hào)端，輸入，低電 平有效，與總線讀信號(hào)平有效，與總線讀信號(hào)RDRD相連。相連。 PGM PGM 編程脈沖控制端，輸入，低電編程脈沖控制端，輸入，低電 平有效，與編程控制信號(hào)相連。平有效，與編程控制信號(hào)相連。 27642764有有4 4種工作方式：讀方式、編程方式、檢驗(yàn)方式和備用方式。種工作方式：讀方式、編程方式、檢驗(yàn)方式和備用方式。 CEOEPGM 特點(diǎn)：特點(diǎn)： 1 1、使內(nèi)部存儲(chǔ)信息在不加電的情況下保持、使內(nèi)部存儲(chǔ)信息在不加電的情

8、況下保持1010 年左右。年左右。 2 2、可以用比較快的速度將信息擦除以后重寫，、可以用比較快的速度將信息擦除以后重寫， 反復(fù)擦寫達(dá)幾十萬次，可以實(shí)現(xiàn)分塊擦除和重反復(fù)擦寫達(dá)幾十萬次，可以實(shí)現(xiàn)分塊擦除和重 寫，也可以按字節(jié)擦除與重寫。還具有非易失寫，也可以按字節(jié)擦除與重寫。還具有非易失 性，可靠性能好，速度快以及容量大等許多優(yōu)性，可靠性能好，速度快以及容量大等許多優(yōu) 點(diǎn)。點(diǎn)。 1 1CPUCPU總線的負(fù)載能力總線的負(fù)載能力 3.5.1 幾點(diǎn)考慮幾點(diǎn)考慮 2 2CPUCPU的時(shí)序與存儲(chǔ)器存取速度之間的配合的時(shí)序與存儲(chǔ)器存取速度之間的配合 3 3存儲(chǔ)器結(jié)構(gòu)的選定存儲(chǔ)器結(jié)構(gòu)的選定 4 4片選信號(hào)及行

9、、列地址產(chǎn)生機(jī)制片選信號(hào)及行、列地址產(chǎn)生機(jī)制 存儲(chǔ)芯片存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)模塊存儲(chǔ)體存儲(chǔ)體 進(jìn)行進(jìn)行位擴(kuò)展位擴(kuò)展 以實(shí)現(xiàn)按字節(jié)編以實(shí)現(xiàn)按字節(jié)編 址的結(jié)構(gòu)址的結(jié)構(gòu) 進(jìn)行進(jìn)行字?jǐn)U展字?jǐn)U展 以滿足總?cè)萘恳詽M足總?cè)萘?的要求的要求 存儲(chǔ)體、地址譯碼、存儲(chǔ)體、地址譯碼、 數(shù)據(jù)緩沖和讀寫控制數(shù)據(jù)緩沖和讀寫控制 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O 64K*1 I/O D0 D7 用用64K1bit的芯片擴(kuò)展實(shí)現(xiàn)的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器存儲(chǔ)器 進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的

10、地址線和控制線互連地址線和控制線互連形成整個(gè)形成整個(gè) 模塊的地址線和控制線，而各芯片的模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）數(shù)據(jù)線并列（位線擴(kuò)展）形形 成整個(gè)模塊的數(shù)據(jù)線（成整個(gè)模塊的數(shù)據(jù)線（8bit寬度）。寬度）。 A0 A15 R/W CS 等效為等效為 64K*8 A0 A15 D0 D7 R/W CS 如果存儲(chǔ)器的容量要求是如果存儲(chǔ)器的容量要求是4K8bit，而我們只有，而我們只有 靜態(tài)隨機(jī)存取存儲(chǔ)器靜態(tài)隨機(jī)存取存儲(chǔ)器2141（4K1bit）滿足不了）滿足不了8位的位的 字長要求，此時(shí)就需要字長要求，此時(shí)就需要8片片2141進(jìn)行位擴(kuò)展，由進(jìn)行位擴(kuò)展，由1位擴(kuò)位擴(kuò) 展為展

11、為8位來滿足要求。位來滿足要求。 如果存儲(chǔ)器的容量要求是如果存儲(chǔ)器的容量要求是1K8bit，而我們只有靜，而我們只有靜 態(tài)隨機(jī)存取存儲(chǔ)器態(tài)隨機(jī)存取存儲(chǔ)器2114（1K4bit）同樣滿足不了）同樣滿足不了8位位 的字長要求，此時(shí)就需要的字長要求，此時(shí)就需要2片片2114進(jìn)行位擴(kuò)展，由進(jìn)行位擴(kuò)展，由4位擴(kuò)位擴(kuò) 展為展為8位來滿足要求。位來滿足要求。 用用8K8bit的芯片擴(kuò)展實(shí)現(xiàn)的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器存儲(chǔ)器 D0 D7 64K*1 D07 64K*1 D07 64K*1 D07 64K*1 D07 64K*1 D07 64K*1 D07 64K*1 D07 CS1 CS1 8K*8 D07

12、CS 3-8 譯譯 碼碼 器器 Y0 Y1 Y7 A13 A14 A15 進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的地址線、控制線和數(shù)據(jù)地址線、控制線和數(shù)據(jù) 線互連線互連形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線 ， CPU的的 高位地址線（擴(kuò)展的字線）被用來譯碼以形成對(duì)各個(gè)芯片的選擇高位地址線（擴(kuò)展的字線）被用來譯碼以形成對(duì)各個(gè)芯片的選擇 線線 片選線片選線 。 A0 A12 R/W 64K*8 A0 A15 D0 D7 R/W CS 等效為等效為 如果存儲(chǔ)器的容量要求是如果存儲(chǔ)器的容量要求是16K8bit，而我們只有，而我們只有 只讀

13、存取存儲(chǔ)器只讀存取存儲(chǔ)器EPROM2764（8K8bit）同樣滿足不）同樣滿足不 了容量要求，此時(shí)就需要了容量要求，此時(shí)就需要2片片2764進(jìn)行位擴(kuò)展，由進(jìn)行位擴(kuò)展，由8K 存儲(chǔ)單元擴(kuò)展為存儲(chǔ)單元擴(kuò)展為16K存儲(chǔ)單元來滿足要求。存儲(chǔ)單元來滿足要求。 16K*4 16K*4 D0 D3 D4 D7 16K*416K*4 16K*4 16K*4 16K*416K*4 首先對(duì)首先對(duì) 芯片芯片分組進(jìn)分組進(jìn) 行位擴(kuò)展行位擴(kuò)展， 以實(shí)現(xiàn)按字以實(shí)現(xiàn)按字 節(jié)編址；節(jié)編址； 其次設(shè)其次設(shè) 計(jì)個(gè)芯片組計(jì)個(gè)芯片組 的的片選進(jìn)行片選進(jìn)行 字?jǐn)U展字?jǐn)U展，以，以 滿足容量要滿足容量要 求；求； 64K*8 A0 A15

14、D0 D7 R/W CS 等效為等效為 A0 A13 R/W 24 譯碼器譯碼器 A15 A14 CS 如果存儲(chǔ)器的容量要求是如果存儲(chǔ)器的容量要求是2K8bit，而我們只有，而我們只有 2114（1K4bit），這樣既滿足不了字長要求也滿足），這樣既滿足不了字長要求也滿足 不了容量要求，此時(shí)就需要不了容量要求，此時(shí)就需要4片片2114進(jìn)行位擴(kuò)展和字?jǐn)U進(jìn)行位擴(kuò)展和字?jǐn)U 展。展。 思考思考：若要求：若要求擴(kuò)展擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？ 64K 1的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(64K 1)=1 8片片;需位擴(kuò)展需位擴(kuò)展 8K 8的芯片數(shù)

15、量的芯片數(shù)量N=(64K 8)/(8K 8)=8 1片；片；需字?jǐn)U展需字?jǐn)U展 16K 4的芯片數(shù)量的芯片數(shù)量N=(64K 8)/(16K 4)=4 2片；片；需字位擴(kuò)展需字位擴(kuò)展 芯片的芯片的種類和數(shù)量種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同的應(yīng)越少越好；在芯片數(shù)量相同的 情況下應(yīng)考慮總線的情況下應(yīng)考慮總線的負(fù)載能力負(fù)載能力和系統(tǒng)連接的和系統(tǒng)連接的復(fù)雜性復(fù)雜性。 從總線負(fù)載和系統(tǒng)連接來看，第二種選擇最好。從總線負(fù)載和系統(tǒng)連接來看，第二種選擇最好。 另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于8bit，如第，如第 二章中所述的二章中所述的8086微處理器系統(tǒng)，為了能同時(shí)進(jìn)行微

16、處理器系統(tǒng)，為了能同時(shí)進(jìn)行8 位和位和16位操作，還應(yīng)該設(shè)計(jì)位操作，還應(yīng)該設(shè)計(jì)高位庫和低位庫高位庫和低位庫。 即根據(jù)選定存儲(chǔ)芯片的特點(diǎn)確定其即根據(jù)選定存儲(chǔ)芯片的特點(diǎn)確定其字位擴(kuò)展方式字位擴(kuò)展方式： 通常各存儲(chǔ)芯片上的通常各存儲(chǔ)芯片上的地址線及讀寫控制線均互連地址線及讀寫控制線均互連，而，而 數(shù)據(jù)線和片選線數(shù)據(jù)線和片選線的連接方式需根據(jù)具體情況確定。的連接方式需根據(jù)具體情況確定。 設(shè)計(jì)較大容量存儲(chǔ)器時(shí)宜選用容量為設(shè)計(jì)較大容量存儲(chǔ)器時(shí)宜選用容量為N1的存儲(chǔ)的存儲(chǔ) 芯片芯片進(jìn)行位擴(kuò)展進(jìn)行位擴(kuò)展，而，而不選用字?jǐn)U展不選用字?jǐn)U展，為什么？，為什么？ 地址總線的地址總線的低位地址線低位地址線直接與各存儲(chǔ)芯

17、片的地址線連接。所直接與各存儲(chǔ)芯片的地址線連接。所 需需低位地址線的數(shù)目低位地址線的數(shù)目N與存儲(chǔ)芯片容量與存儲(chǔ)芯片容量L的關(guān)系：的關(guān)系：L2N。 地址總線余下的地址總線余下的高位地址線高位地址線經(jīng)譯碼后，做各存儲(chǔ)芯片的經(jīng)譯碼后，做各存儲(chǔ)芯片的片選片選。 通常通常M/IO信號(hào)也參與片選譯碼信號(hào)也參與片選譯碼 CPU與存儲(chǔ)器連接包括地址總線、數(shù)據(jù)總線、控制總線與存儲(chǔ)器連接包括地址總線、數(shù)據(jù)總線、控制總線 的連接。的連接。 1地址譯碼器地址譯碼器 單片的存儲(chǔ)器芯片其容量是有限，微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器單片的存儲(chǔ)器芯片其容量是有限，微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器 系統(tǒng)一般是由多片存儲(chǔ)器組成。系統(tǒng)一般是由多片存儲(chǔ)

18、器組成。CPU要對(duì)存儲(chǔ)器進(jìn)行讀寫，首要對(duì)存儲(chǔ)器進(jìn)行讀寫，首 先要對(duì)存儲(chǔ)芯片進(jìn)行片選，之后從被選中的存儲(chǔ)芯片中選擇所先要對(duì)存儲(chǔ)芯片進(jìn)行片選，之后從被選中的存儲(chǔ)芯片中選擇所 要讀寫的存儲(chǔ)單元。片選是通過地址譯碼來實(shí)現(xiàn)的，譯碼的方要讀寫的存儲(chǔ)單元。片選是通過地址譯碼來實(shí)現(xiàn)的，譯碼的方 法可以通過邏輯電路來進(jìn)行譯碼，也可以利用譯碼器進(jìn)行譯碼。法可以通過邏輯電路來進(jìn)行譯碼，也可以利用譯碼器進(jìn)行譯碼。 利用譯碼器進(jìn)行譯碼使電路簡單易懂。常用譯碼器有利用譯碼器進(jìn)行譯碼使電路簡單易懂。常用譯碼器有2/4譯碼器譯碼器 和和3/8譯碼器。譯碼器。 表表3.9 74LS138的功能表的功能表P77 二、片選信號(hào)可以

19、采用二、片選信號(hào)可以采用線譯碼、部分譯碼和全譯碼線譯碼、部分譯碼和全譯碼等三種方等三種方 式（或三種方式的組合）來實(shí)現(xiàn)。式（或三種方式的組合）來實(shí)現(xiàn)。 u 線譯碼線譯碼 u 部分譯碼部分譯碼 u 全譯碼全譯碼 每組芯片使用一根地址線作片選；每組芯片使用一根地址線作片選； 只有部分高位地址線參與譯碼形成片選信號(hào)；只有部分高位地址線參與譯碼形成片選信號(hào)； 全部高位地址線都參與譯碼形成片選信號(hào)；全部高位地址線都參與譯碼形成片選信號(hào)； 地址信號(hào)不完全確地址信號(hào)不完全確 定，所以存在地址定，所以存在地址 重疊問題，浪費(fèi)尋重疊問題，浪費(fèi)尋 址空間，并可能導(dǎo)址空間，并可能導(dǎo) 致誤操作；致誤操作； 擴(kuò)展存儲(chǔ)器

20、共需要擴(kuò)展存儲(chǔ)器共需要8K 8的的存儲(chǔ)芯片數(shù)量存儲(chǔ)芯片數(shù)量N(32K 8)/ (8K 8)=4 1片片 全譯碼方式下，系統(tǒng)的全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)。設(shè)該擴(kuò) 展存儲(chǔ)器占用展存儲(chǔ)器占用0C0000H開始開始的一段連續(xù)地址空間，則可用下表的一段連續(xù)地址空間，則可用下表 表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系：表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系： 00 1111111111111 從該表中可以看出：從該表中可以看出： u 低位地址線低位地址線A12A0應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)8K單元；單元； u

21、次高位地址線次高位地址線A14、A13譯碼后產(chǎn)生片選信號(hào)區(qū)分譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；個(gè)存儲(chǔ)芯片； 最高位地址線最高位地址線A19A15及控制信號(hào)及控制信號(hào)M/(/IO)可用作片選信號(hào)有效可用作片選信號(hào)有效 的使能控制；的使能控制； D0 D7 A0 A12 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 用門電路完成片選譯用門電路完成片選譯 碼，電路結(jié)構(gòu)看起來比碼，電路結(jié)構(gòu)看起來比 較復(fù)雜。較復(fù)雜。 A19 A18 A17 A16 A13 A14 A15 M/IO R/W 用譯碼器代替門電路用譯碼器代替門電路 完成片選譯碼，電路工完成片選譯碼，電路工

22、 作穩(wěn)定，結(jié)構(gòu)簡練。作穩(wěn)定，結(jié)構(gòu)簡練。 24 譯碼器譯碼器 CS R/W D0 D7 A0 A12 A19 A18 A17 A16 A13 A14 A15 M/IO 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（ A19A15 ） 不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。 共占用共占用 25組地組地 址址 11000 11000 11000 造成造成 地址地址 空間空間 的重的重 疊疊 4個(gè)片選信號(hào)必須使用個(gè)片選信號(hào)必

23、須使用4根地址線，電路結(jié)構(gòu)簡單，缺點(diǎn)是：根地址線，電路結(jié)構(gòu)簡單，缺點(diǎn)是： u 系統(tǒng)必須保證系統(tǒng)必須保證A16A13不能同時(shí)為有效低電平；不能同時(shí)為有效低電平； u 同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（ A19 A17） 不參與譯碼，也存在地址重疊問題；不參與譯碼，也存在地址重疊問題； A13 A16 A14 A15 思考：試寫出各芯片占用的地址空間。思考：試寫出各芯片占用的地址空間。 R/W D0 D7 A0 A12 8K*8 D07 8K*8 D07 8K*8 D07 CS1 8K*8 D07 第一片第一片 A19A13=1000 000，地址范圍是，

24、地址范圍是 80000H81FFFH 第二片第二片 A19A13=1000 001，地址范圍是，地址范圍是 82000H83FFFH 第三片第三片 A19A13=1000 010，地址范圍是，地址范圍是 84000H85FFFH 第四片第四片 A19A13=1000 011，地址范圍是，地址范圍是 86000H87FFFH 第一片第一片A18=0，A19A13=1000 000，地址范圍是，地址范圍是 80000H81FFFH 第一片第一片A18=1，A19A13=1100 000，地址范圍是，地址范圍是 C0000HC1FFFH 第二片第二片A18=0，A19A13=1000 001，地址范

25、圍是，地址范圍是 82000H83FFFH 第二片第二片A18=1，A19A13=1100 001，地址范圍是，地址范圍是 C2000HC3FFFH 第三片第三片A18=0，A19A13=1000 010，地址范圍是，地址范圍是 84000H85FFFH 第三片第三片A18=1，A19A13=1100 010，地址范圍是，地址范圍是 C4000HC5FFFH 第四片第四片A18=0，A19A13=1000 011，地址范圍是，地址范圍是 86000H87FFFH 第四片第四片A18=1，A19A13=1100 011，地址范圍是，地址范圍是 C6000HC7FFFH 線選法地址線可以不用完，也

26、無需專門的譯碼電路。線選法地址線可以不用完，也無需專門的譯碼電路。但由但由 于高位地址線可隨意取值于高位地址線可隨意取值0 0或或1 1。所以，存在地址重疊，并且造所以，存在地址重疊，并且造 成存儲(chǔ)器地址不能連續(xù)分布。成存儲(chǔ)器地址不能連續(xù)分布。 在微型計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器一般是按字節(jié)進(jìn)行編址的，在微型計(jì)算機(jī)系統(tǒng)中，存儲(chǔ)器一般是按字節(jié)進(jìn)行編址的， 存儲(chǔ)器的地址單元內(nèi)只能存放存儲(chǔ)器的地址單元內(nèi)只能存放8位二進(jìn)制數(shù)（位二進(jìn)制數(shù)（1個(gè)字節(jié)）。個(gè)字節(jié)）。 CPU的外部數(shù)據(jù)總線有的外部數(shù)據(jù)總線有8位（如位（如8088系統(tǒng)，系統(tǒng)，8088CPU是準(zhǔn)是準(zhǔn)16 位微處理器，內(nèi)部寄存器是位微處理器，內(nèi)部寄存器是16位，外部數(shù)據(jù)總線是位，外部數(shù)據(jù)總線是8位），有位），有 16位（如位（如8086系統(tǒng)）。所以，系統(tǒng)）。所以，CPU與存儲(chǔ)器的連接有與存儲(chǔ)器的連接有8位和位和 16位之分。位之分。 18位位CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 8位位CPU與存儲(chǔ)器的連接，只需用單個(gè)與存儲(chǔ)器的連接，只需用單個(gè)8位的存儲(chǔ)體構(gòu)成位的存儲(chǔ)體構(gòu)成 即可，并且完全按字節(jié)順序來組織存儲(chǔ)器。即可，并且完全按字節(jié)順序來組織存