電子技術(勞動版)第七章

1、第七章第七章 門電路及組合邏輯電路門電路及組合邏輯電路 前面學習的是前面學習的是模擬電子電路模擬電子電路，它的工作信號是，它的工作信號是模擬信號模擬信號，這種信號在時間，這種信號在時間 上和數(shù)量上都是上和數(shù)量上都是連續(xù)連續(xù)的。的。 從本章開始學習從本章開始學習數(shù)字電子電路數(shù)字電子電路，它的工作信號是，它的工作信號是數(shù)字信號數(shù)字信號，這種信號在，這種信號在 時間上和數(shù)量上都是時間上和數(shù)量上都是離散離散的。的。 數(shù)字電路與模擬電路的比較數(shù)字電路與模擬電路的比較 模擬電子電路模擬電子電路數(shù)字電子電路數(shù)字電子電路 工作信號工作信號 模擬信號（連續(xù)的）模擬信號（連續(xù)的）數(shù)字信號（離散的）數(shù)字信號（離散的

2、） 三極管工作狀態(tài)三極管工作狀態(tài) 放大狀態(tài)放大狀態(tài) 飽和或截止狀態(tài)飽和或截止狀態(tài) 分析工具分析工具圖解法、等效電路法圖解法、等效電路法邏輯代數(shù)邏輯代數(shù) 研究的主要問題研究的主要問題 放大性能放大性能邏輯功能邏輯功能 基本單元電路基本單元電路 放大器放大器 邏輯門、觸發(fā)器邏輯門、觸發(fā)器 主要電路功能主要電路功能放大作用放大作用算術運算、邏輯運算算術運算、邏輯運算 7-1 分立元件門電路分立元件門電路 7-2 集成門電路集成門電路 7-3 邏輯代數(shù)基礎邏輯代數(shù)基礎 7-4 組合邏輯電路組合邏輯電路 7-1 分立元件門電路分立元件門電路 一、一、“與與”門電路門電路 二、二、“或或”門電路門電路 三

3、、三、“非非”門電門電 路路 四、復合邏輯門電路四、復合邏輯門電路 1. 與邏輯關系與邏輯關系當決定一事件的所有條件都具備時，事件才發(fā)生的當決定一事件的所有條件都具備時，事件才發(fā)生的 邏輯關系。邏輯關系。 功能表功能表 滅滅 滅滅 滅滅 亮亮 斷斷 斷斷 斷斷合合 合合斷斷 合合合合 與邏輯關系與邏輯關系 開關開關A開關開關B 燈燈Y 電源電源 ABY 一、一、“與與”門電路門電路 真值表真值表 邏輯函數(shù)式邏輯函數(shù)式 與門與門 邏邏 輯輯 符符 號號 與邏輯的表示方法：與邏輯的表示方法： A B Y & 0 0 0 1 00 01 1 0 11 ABBAY 功能表功能表 滅滅 滅滅 滅滅 亮亮

4、 斷斷斷斷 斷斷合合 合合 斷斷 合合合合 ABY ABY 2、二極管、二極管“與與”門電路門電路 R V1V1 V2V2 +5V UCC Y Y A B 二極管二極管“與與”門電路門電路 與門電路：與門電路：實現(xiàn)與邏輯關系的電路實現(xiàn)與邏輯關系的電路 “0”表示表示低電位低電位（2.4V）。）。 （1）A、B均為均為0時時0 0 0 輸出為輸出為“0” （2）A為為0，B為為1時時 1 輸出為輸出為“0” （3）A為為1，B為為0時時 輸出為輸出為“0” 1 （4）A為為1，B為為1時時 輸出為輸出為“1” 1 與門的邏輯功能與門的邏輯功能：“全全1出出1，有，有0出出0” 二、二、 “ 或或

5、”門電路門電路 決定一事件結果的諸條件中，只要有一個或一個以決定一事件結果的諸條件中，只要有一個或一個以 上具備時，事件就會發(fā)生的邏輯關系。上具備時，事件就會發(fā)生的邏輯關系。 BAY 或門或門 或邏輯關系或邏輯關系 開關開關A 開關開關B 燈燈Y電源電源 真值表真值表 邏輯函數(shù)式邏輯函數(shù)式 邏邏 輯輯 符符 號號 0 1 1 1 00 01 1 0 11 ABY A B Y 1 1、“或或”邏輯關系：邏輯關系： 2、二極管、二極管“或或”門電路門電路 R V1 1 V2 2 -5V UCC Y Y A B 二極管二極管“或或”門電路門電路 或門電路：或門電路：實現(xiàn)或邏輯關系的電路實現(xiàn)或邏輯關系

6、的電路 （1）A、B均為均為0時時 0 0 0 輸出為輸出為“0” （2）A為為0，B為為1時時 1 輸出為輸出為“1” （3）A為為1，B為為0時時 輸出為輸出為“1” 1 （4）A為為1，B為為1時時 輸出為輸出為“1” 1 或門的邏輯功能或門的邏輯功能：“全全0出出0，有，有1出出1” 三、三、“非非”門電門電 路路 只要條件具備，事件便不會發(fā)生；條件不具備，只要條件具備，事件便不會發(fā)生；條件不具備， 事件一定發(fā)生的邏輯關系。事件一定發(fā)生的邏輯關系。 真值表真值表 邏輯函數(shù)式邏輯函數(shù)式 A Y 邏邏 輯輯 符符 號號 非門非門 非邏輯關系非邏輯關系 1 0 0 1 AY 1 開關開關A

7、燈燈Y電源電源 R AY 1、“非非”邏輯關邏輯關 系系 2、三極管、三極管“非非”門電門電 路路 V Y A -UBB-5V +UCC +5V RB1 RB2 RC 三極管非門電路三極管非門電路 非門電路：非門電路：實現(xiàn)非邏輯關系的電路實現(xiàn)非邏輯關系的電路 （1）A為為0時時 Y為為“1” （2）A為為1時時 Y為為“0” 非門的邏輯功能非門的邏輯功能：“有有0出出1，有，有1出出0” 1 0 1 0 四、復合邏輯門電路四、復合邏輯門電路 1、 “與非與非”門門 2、“ 或非或非”門門 3、“異或異或” 門門 1 1 1 0 ABY 1 0 0 0 1 1 0 1 1 A B & 1 Y B

8、AY2 1 0 0 0 AB Y1Y2 Y1、Y2 的真值表的真值表 A B 2 Y 1 BABABAY _ 3 A B 3 Y =1 AB Y3 0 0 0 0 1 1 1 01 1 10 Y3 的真值表的真值表 邏輯功能：邏輯功能：有有0出出1，全，全1出出0 邏輯功能：邏輯功能：有有1出出0，全，全0出出1 邏輯功能：邏輯功能：相同出相同出0， 不同出不同出1 集集 成成 邏邏 輯輯 門門 雙極型集成邏輯門雙極型集成邏輯門 MOS集成邏輯門集成邏輯門 按器件類型分按器件類型分 PMOS NMOS CMOS 本節(jié)內容本節(jié)內容 集成門電路的基本結構、工作原理。集成門電路的基本結構、工作原理。

9、 7-2 集成門電路集成門電路 內容概述內容概述 一、一、TTL與非門電路與非門電路 輸入級由多發(fā)射極晶體管輸入級由多發(fā)射極晶體管V1、 、二極 二極 管管V5、V6和基極電組和基極電組R1組成，它組成，它 實現(xiàn)了輸入變量實現(xiàn)了輸入變量A、B的與運算的與運算 中間級是放大級，由中間級是放大級，由V2、R2和和R3組組 成，成，V2的集電極的集電極C2和發(fā)射極和發(fā)射極E2可以可以 分別提供兩個相位相反的電壓信號分別提供兩個相位相反的電壓信號 輸出級：由輸出級：由V3、V4、二極管、二極管V7 和電阻和電阻R4組成組成 其中其中V3與與V4組成推挽式輸出結組成推挽式輸出結 構。具有較強的負載能力構

10、。具有較強的負載能力 V1 R1 R1 TTL”TTL”與非與非”門的典型電路門的典型電路 輸入級輸入級 輸出級輸出級中間級中間級 V1 R1 V5V6 V2 V3 V4 V7 R2 R3 R4 A B +UCC C1 C2 E2 Y TTLTTL與非門邏輯功能分析與非門邏輯功能分析 輸入端輸入端至少至少有一個為有一個為低低 電平電平 0.3V 3.6V V1管、管、 V5導通導通 ，這時，這時Uc1 = UA + Ube1 = 1V， V2、V4 截止截止, UYUCC 輸出輸出高電平高電平 TTL”TTL”與非與非”門的典型電路門的典型電路 V1 R1 V5V6 V2 V3 V4 V7 R

11、2 R3 R4 A B +UCC C1 C2 E2 Y TTLTTL與非門邏輯功能分析與非門邏輯功能分析 輸入端輸入端全全為為高電平高電平 V1、V5、V6管截止管截止 ，這，這 時時Uc1 Ucc V2、V4飽和導飽和導 通通, UY0 輸出輸出低電平低電平 V1 R1 V5V6 V2 V3 V4 V7 R2 R3 R4 A B +UCC C1 C2 E2 Y TTL”TTL”與非與非”門的典型電路門的典型電路 輸入端全為高電平，輸輸入端全為高電平，輸 出為低電平出為低電平 輸入至少有一個為低電輸入至少有一個為低電 平時，輸出為高電平平時，輸出為高電平 由由此可見電路的輸出和此可見電路的輸出

12、和 輸入之間滿足與非邏輯輸入之間滿足與非邏輯 關系關系 ABF TTLTTL與非門邏輯功能與非門邏輯功能小結小結 TTL”與非與非”門的典型電路門的典型電路 V1 R1 V5V6 V2 V3 V4 V7 R2 R3 R4 A B +UCC C1 C2 E2 Y 2 2、主要參數(shù)、主要參數(shù) 扇出系數(shù)扇出系數(shù)NO： ： 輸出高電平輸出高電平UOH： 輸出低電平輸出低電平UOL： 開門電平開門電平UON： ： 在額定負載條件下，使輸出為在額定負載條件下，使輸出為“0”所需的最小輸所需的最小輸 入高電平值。入高電平值。 當輸入端全為當輸入端全為“1”時，在輸出端得到的輸出電平。時，在輸出端得到的輸出電

13、平。 當輸入端有當輸入端有“0”時，在輸出端得到的輸出電平。時，在輸出端得到的輸出電平。 關門電平關門電平UOFF： ：在額定負載條件下，使輸出為在額定負載條件下，使輸出為“1”所需的最大輸所需的最大輸 入低電平值。入低電平值。 正常工作時能驅動的同類門的數(shù)目。正常工作時能驅動的同類門的數(shù)目。 一般一般， UOH 3.2V 一般一般， UOL0.35V 一般，一般， UON 1.8V 一般，一般，UOFF 0.8V 一般，一般，N O8V 導通延遲時間導通延遲時間t tPHL PHL：輸入波形上升沿的 輸入波形上升沿的50%50%幅值處到輸出波幅值處到輸出波 形下降沿形下降沿50% 50% 幅

14、值處所需要的時間，幅值處所需要的時間， 截止延遲時間截止延遲時間t tPLH PLH：從輸 從輸 入波形下降沿入波形下降沿50% 50% 幅值處到幅值處到 輸出波形上升沿輸出波形上升沿50% 50% 幅值處幅值處 所需要的時間，所需要的時間， 平均傳輸延遲時間平均傳輸延遲時間t tpd pd： 2 PHLPLH pd tt t 通常通常t tPLH PLH t tPHL PHL，t tpdpd越小，電 越小，電 路的開關速度越高。路的開關速度越高。 一般一般t tpd pd = 10ns = 10ns40ns40ns 輸入信號輸入信號VI 輸出信號輸出信號V0 平均傳輸延遲時間平均傳輸延遲時間

15、t tpd: pd: TTL“TTL“與非與非”門的引腳圖門的引腳圖 141312111098 1234567 74LS00 A1B1Y1 A2B2 Y2 GND Y3 B3Y4B4A4CC U A3 1 1、 MOSMOS管的開關特性管的開關特性 數(shù)字邏輯電路中的數(shù)字邏輯電路中的MOSMOS管均是增強型管均是增強型MOSMOS管，它具有以下特點：管，它具有以下特點： NMOSNMOS管管： 當當|UGS|UT| 時，管子導通，導通電阻很小，相當于開關閉合時，管子導通，導通電阻很小，相當于開關閉合 當當|UGS|UT| 時，管子截止，相當于開關斷開時，管子截止，相當于開關斷開 PMOSPMOS

16、管與管與NMOSNMOS管相反。管相反。 2 2、幾種、幾種CMOSCMOS集成門電路集成門電路 工作原理：工作原理： a a）輸入為低電平）輸入為低電平“0”“0”時時 V VP P導通，導通， 輸出輸出Y Y為高電平為高電平“1”“1” V VN N截止截止 b)b)輸入為高電平輸入為高電平“1”“1”時時 V VP P截止，截止，V VN N導通導通 實現(xiàn)邏輯實現(xiàn)邏輯“非非”功能功能 AF 漏極相連漏極相連 做輸出端做輸出端 襯底與漏源間的襯底與漏源間的PNPN結始終處于反偏結始終處于反偏， NMOSNMOS管的襯底總是接到電路的管的襯底總是接到電路的最低電最低電 位位，PMOSPMOS

17、管的襯底總是接到電路的管的襯底總是接到電路的最最 高電位高電位 柵極相連做柵極相連做 輸入端輸入端 PMOS NMOS （1）非門）非門 輸出為低電平輸出為低電平“0”。 （2）與非門）與非門 二輸入二輸入“與非與非”門電路結構如圖門電路結構如圖 a a）當）當A和和B為高電平為高電平時時: : b b）當）當A和和B有一個或一個有一個或一個 以上為低電平以上為低電平時時: : 電路輸出電路輸出高電平高電平 輸出輸出低電平低電平 電路實現(xiàn)電路實現(xiàn)“與非與非”邏輯功能邏輯功能 ABF 1 止止 兩個串聯(lián)的兩個串聯(lián)的 NMOS VNMOS VN1 N1、 、V VN2 N2 每個輸入端與一每個輸入

18、端與一 個個 NMOS 管和一個管和一個PMOS管的柵極相管的柵極相 連連 兩個并聯(lián)的兩個并聯(lián)的PMOSPMOS 管管V VP1 P1、 、V VP2 P2 1 0 0 通通 止止 止止 通通 止止 通通 通通 1 （3）或非門）或非門 輸入輸入“或非或非”門電路結構如圖門電路結構如圖 a a）當當A和和B為低電平為低電平時時: : b b）當當A和和B有一個或一個有一個或一個 以上為高電平以上為高電平時時: : 電路輸出電路輸出低電平低電平 輸出輸出高電平高電平 電路實現(xiàn)電路實現(xiàn)“或非或非”邏輯功能邏輯功能 Y=A+B 兩個并聯(lián)的兩個并聯(lián)的 NMOSNMOS管管 V VN1 N1、 、V V

19、N2 N2 兩個串聯(lián)的兩個串聯(lián)的PMOSPMOS 管管V VP1 P1、 、V VP2 P2 每 個 輸 入 端 與 一每 個 輸 入 端 與 一 個個 NMOS管和一個管和一個 PMOS管的柵極相管的柵極相 連連 0 0 通通 止止 止止 通通 1 1 止止 通通 通通 止止 0 工作原理：工作原理： a a）當）當C 為低電平為低電平時，時， b b）當）當C為高電平為高電平時，時， 由此可見由此可見傳輸門傳輸門相當相當于一個理想的于一個理想的 開關，且是開關，且是一個雙向開關一個雙向開關 （1）CMOS傳輸門傳輸門 邏輯符號邏輯符號 輸出輸出 門控制信號門控制信號 輸入輸入 3 3、CM

20、OS傳輸門與模擬開關傳輸門與模擬開關 止止 止止 0 1 VN、VP截止，傳輸門相當于截止，傳輸門相當于開開 關斷開關斷開，傳輸門保存信息，傳輸門保存信息 VN、VP中至少有一只管子導通，中至少有一只管子導通， 使使Uo=Ui，這相當于，這相當于開關接通開關接通，傳，傳 輸門傳輸信息輸門傳輸信息 （2）CMOS模擬開關模擬開關 a）電路結構）電路結構 b）邏輯符號）邏輯符號 CMOSCMOS模擬開關模擬開關 反相器反相器 傳輸門傳輸門 當當C=1時，傳輸門導通，時，傳輸門導通， 開關接通，開關接通，Uo=Ui 當當C=0時，傳輸門截止，時，傳輸門截止， 開關斷開開關斷開 一、數(shù)制與碼制一、數(shù)制

21、與碼制 二、邏輯代數(shù)與邏輯函數(shù)的化簡二、邏輯代數(shù)與邏輯函數(shù)的化簡 三、邏輯函數(shù)的表達方式及其互三、邏輯函數(shù)的表達方式及其互 相轉換相轉換 7-3 邏輯代數(shù)基礎邏輯代數(shù)基礎 （1）十進制）十進制 =3 102 + 6 101+ 9 100 權權 權權 權權 2）基數(shù)）基數(shù)10，逢十進一逢十進一，即，即9+1=10 3）不同數(shù)位上的數(shù)具有不同的權值）不同數(shù)位上的數(shù)具有不同的權值10i。 4）任意一個十進制數(shù)，都可按其權位展開成多項式的形）任意一個十進制數(shù)，都可按其權位展開成多項式的形 式式 (369)10 按權展開式按權展開式 （N）10=（Kn-1 K1 K0. K-1 K-m） ）10 1 1

22、0 n mi i i K 特點：特點： 1）有）有09十個數(shù)碼，基數(shù)是十個數(shù)碼，基數(shù)是10 =Kn-1 10n-1+K1101+K0100+K-1 10-1+K-m 10-m 一、數(shù)制與碼制一、數(shù)制與碼制 、數(shù)制及其相互轉換、數(shù)制及其相互轉換 位置計數(shù)法位置計數(shù)法 2、二進制、二進制 2）基數(shù)為）基數(shù)為2，逢二進一逢二進一，即，即1+1=10 3）二進制數(shù)的權值為）二進制數(shù)的權值為2i，i由所在的位數(shù)決定。由所在的位數(shù)決定。 4）任意一個二進制數(shù)，都可按其權位展成多）任意一個二進制數(shù)，都可按其權位展成多 項式的形式項式的形式 （N）2=（Kn-1 K1 K0. K-1 K-m） ）2 =Kn-

23、1 2n-1+K121+K020+K-1 2-1+K-m 2-m 1 i 2 n m i i K 1）用）用0和和1兩個數(shù)碼來表示兩個數(shù)碼來表示 整數(shù)部分的轉換整數(shù)部分的轉換 即把即把十進制數(shù)十進制數(shù)除以除以2 2，第一次第一次相除所得余數(shù)為二進制數(shù)的相除所得余數(shù)為二進制數(shù)的最最 低位低位K K0 0，將所得，將所得商商再除以再除以2 2，反復執(zhí)行上述過程，反復執(zhí)行上述過程，直到商為直到商為 “0”“0”，所得余數(shù)為二進制數(shù)的所得余數(shù)為二進制數(shù)的最高位最高位K Kn n-1 -1。 。 例：（例：（81）10=（？）（？）2 得：（得：（8181）10 10 = =（1010001101000

24、1）2 2 81 402010520 2 2 2 2 2 2 2 1 K0 0 K1 0 K2 0 K3 1 K4 0 K5 1 K6 1 2）十進制轉換成二進制）十進制轉換成二進制 將十進制數(shù)除將十進制數(shù)除2取取 余，并倒排。余，并倒排。 除除2取余法取余法方法：方法： 3、兩種數(shù)制間的轉換、兩種數(shù)制間的轉換 1）二進制數(shù)轉換成十進制數(shù)）二進制數(shù)轉換成十進制數(shù) 方法：方法： 將相應二進制的數(shù)按權展開，然后各項求和將相應二進制的數(shù)按權展開，然后各項求和 例：例： （1000110）2 = 126+025+024+023+122+121+020 = （70）10 小數(shù)部分的轉換小數(shù)部分的轉換 乘

25、乘2 2取整法取整法：小數(shù)小數(shù)乘以乘以2 2，第一次第一次相乘結果的相乘結果的整數(shù)整數(shù)部分部分 為二進制數(shù)的為二進制數(shù)的最高位最高位K K-1 -1，將其小數(shù)部分再乘 ，將其小數(shù)部分再乘2 2依次記下依次記下 整數(shù)部分，反復進行下去，整數(shù)部分，反復進行下去，直到小數(shù)部分為直到小數(shù)部分為“0”“0” 。 例：例： （0.650.65）10 10 = =（ ? ? ）2 2 0.65 2 K-1 1 0.3 2 K-2 0 0.6 2 K-3 1 0.2 2 K-4 0 0.4 2 K-5 0 0.8 由此得：（由此得：（0.65）10=（0.101）2 編碼編碼： 用一定位的二進制數(shù)按一定規(guī)則排

26、列用一定位的二進制數(shù)按一定規(guī)則排列 起來表示數(shù)字、符號等特定信息。起來表示數(shù)字、符號等特定信息。 用一定位的二進制數(shù)表示十進制數(shù)，各位的權值用一定位的二進制數(shù)表示十進制數(shù)，各位的權值 依次為依次為2 2n n、2 2n n-1 -1、 、2 21 1、2 20 0。 按自然數(shù)順序排列按自然數(shù)順序排列 的二進制碼的二進制碼 2、碼制、碼制 編碼編碼： 用四位二進制代碼對十進用四位二進制代碼對十進 制數(shù)的各個數(shù)碼進行編碼。制數(shù)的各個數(shù)碼進行編碼。 （2 2） 8421BCD8421BCD碼碼 2 7 6 . 82 7 6 . 8 0010 0111 0110 10000010 0111 0110

27、1000 例：（例：（276.8276.8）10 10 = =（ （ ？ ）8421BCD 8421BCD （276.8276.8）10 10 8421BCD8421BCD 用四位二進制數(shù)表示一位十進制數(shù)，各位的權值分用四位二進制數(shù)表示一位十進制數(shù)，各位的權值分 別是別是23、22、21、20。 常用編碼常用編碼 二、邏輯代數(shù)及邏輯代數(shù)的化簡二、邏輯代數(shù)及邏輯代數(shù)的化簡 1、邏輯代數(shù)、邏輯代數(shù) 邏輯代數(shù)又叫布爾代數(shù)或者叫開關代數(shù)邏輯代數(shù)又叫布爾代數(shù)或者叫開關代數(shù) 變量只有兩種取值：變量只有兩種取值： “0”和和“1” 在邏輯代數(shù)中，用英文字母表示的變量稱為邏輯變量。在邏輯代數(shù)中，用英文字母表示

28、的變量稱為邏輯變量。 原變量和反變量：原變量和反變量：字母上面無反號的稱為字母上面無反號的稱為原變量原變量，有反號的叫做，有反號的叫做 反變量反變量。 邏輯變量：邏輯變量： 邏輯函數(shù)：邏輯函數(shù)：如果輸入邏輯變量如果輸入邏輯變量 A、B、C 的取值確定之后，輸?shù)娜≈荡_定之后，輸 出邏輯變量出邏輯變量 Y 的值也被唯一確定，則稱的值也被唯一確定，則稱 Y 是是 A、B、 C 的邏輯函數(shù)。并記作的邏輯函數(shù)。并記作CB,A,FY “0”和和“1”僅代僅代 表兩種相反的邏輯表兩種相反的邏輯 狀態(tài)狀態(tài) 沒有數(shù)值大小的沒有數(shù)值大小的 含義含義 公理、定律與常用公式公理、定律與常用公式 公理公理0 0 = 0

29、0 + 0 = 0 0 1 =1 0 =0 0 + 1 =1 + 0 =1 基本公式基本公式 A 0=0 A + 1=1 1 + 1 = 11 1 = 1 A 0=0 A + 1=1 邏輯代數(shù)的基本公式和基本定律邏輯代數(shù)的基本公式和基本定律 交換律交換律 ABC=（AB）C=A（BC） A+B+C=（A+B）+C=A+（B+C） 結合律結合律 A+BC =（A+B）（）（A+C） A（B+C）=AB+AC 分配律分配律 AB=BAA+B=B+A 重疊律重疊律 A A=A A+ A=A 互補律互補律 A A=0 A+A=1 公理、定律與常用公式公理、定律與常用公式 公理、定律與常用公式公理、定律

30、與常用公式 非非律非非律 A= A 反演律反演律A B= A+B A+ B=AB 吸收律吸收律 A+A B=A A （A+B）=A A+A B =A+B A （A+ B） =A B 冗余律冗余律 AB+ A C +BC= AB+ A C 證明方法證明方法 利用真值表利用真值表 例：用真值表證明反演律例：用真值表證明反演律 A BA BAB A+ BA BA+B 00 01 10 11 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 A B= A+B A+ B=AB 將將Y 式中式中“.”換成換成“+”,“+”換成換成“.” “0”換成換成“1”,“1”換成換成“0” 原原變量換

31、成變量換成反反變量，變量，反反變量換成變量換成原原變量變量 關于等式的三個規(guī)則關于等式的三個規(guī)則 （1） 代入規(guī)則：代入規(guī)則： 等式中某一變量都代之以一個邏輯函數(shù)，則等式中某一變量都代之以一個邏輯函數(shù)，則 等式仍然成立。等式仍然成立。 例如，已知例如，已知 （用函數(shù)（用函數(shù) A + C 代替代替 A） 則則 （2） 反演規(guī)則：反演規(guī)則： 不屬于單個變量上的反號應保留不變不屬于單個變量上的反號應保留不變 運算順序：運算順序：括號括號 乘乘 加加 注意注意: BABA BCABCABC)(A Y 例如：例如：已知已知 )( 1 CDCBAY ) ( ) ( 1 DCCBAY CDCBAY 2 CD

32、CBAY )( 2 反演規(guī)則的應用：反演規(guī)則的應用：求邏輯函數(shù)的反函數(shù)求邏輯函數(shù)的反函數(shù) 則則 將將 Y 式中式中“.”換成換成“+”,“+”換成換成“.” “0”換成換成“1”,“1”換成換成“0” 原原變量換成變量換成反反變量，變量，反反變量換成變量換成原原變量變量 已知已知 則則 運算順序：運算順序： 括號括號 與與 或或 不屬于單個變量上不屬于單個變量上 的反號應保留不變的反號應保留不變 Y （3）對偶規(guī)則：）對偶規(guī)則：如果兩個表達式相等，則它們的對偶式也一定相等。如果兩個表達式相等，則它們的對偶式也一定相等。 將將 Y 中中“. ”換成換成“+”,“+”換成換成“.” “0” 換成換

33、成“1”,“1”換成換成“0” )()( 1 DC BCAY )( 1 CDCBAY CDCBA Y 2 CD CBAY )( 2 例如例如 對偶規(guī)則的應用對偶規(guī)則的應用：證明等式成立：證明等式成立 0 0 = 01 + 1 = 1 0 AA AA1 ) ( 對對偶偶式式 Y 運算順序：運算順序： 括號括號 與與 或或 函數(shù)的簡化依據(jù)函數(shù)的簡化依據(jù) 邏輯電路所用門的數(shù)量少邏輯電路所用門的數(shù)量少 每個門的輸入端個數(shù)少每個門的輸入端個數(shù)少 邏輯電路構成級數(shù)少邏輯電路構成級數(shù)少 邏輯電路保證能可靠地工作邏輯電路保證能可靠地工作 降低成本降低成本 提高電路的工作提高電路的工作 速度和可靠性速度和可靠性

34、 2、邏輯函數(shù)的化簡、邏輯函數(shù)的化簡 最簡式的標準最簡式的標準 首先是式中首先是式中乘積項最少乘積項最少 乘積項中含的變量少乘積項中含的變量少 邏輯函數(shù)的簡化邏輯函數(shù)的簡化 與門的輸入端個數(shù)少與門的輸入端個數(shù)少 實現(xiàn)電路的與門少實現(xiàn)電路的與門少 下級或門輸入端個數(shù)少下級或門輸入端個數(shù)少 方法：方法： 公式法化簡函數(shù)公式法化簡函數(shù) 并項法：并項法： 利用利用 的關系，將兩項合并為一項，的關系，將兩項合并為一項， 并消并消去多余的一個變量。去多余的一個變量。 AA 配項法：配項法：利用利用 展開后消去更多的項展開后消去更多的項。 可在函數(shù)某一項中乘以可在函數(shù)某一項中乘以 1AA AA 消去法：消去

35、法：利用利用 消去多余因子消去多余因子BABAA A 吸收法：吸收法：利用利用 消去多余的項消去多余的項AABAAB DCBDCACBAY _ 例：例：試簡化函數(shù)試簡化函數(shù) 解：解： DCBDCACBAY _ 分配律分配律 BD)DA(CCBA _ BD)DA(CBA 吸收律吸收律 B)AD(CBA _ )BAD(CBA _ 非非律非非律 )BAD(CBA DCBA 吸收律吸收律 小小 結結 常用的數(shù)制：二進制和十進制以及相互間的轉換常用的數(shù)制：二進制和十進制以及相互間的轉換 碼制部分：自然二進制碼和常用的碼制部分：自然二進制碼和常用的BCD碼碼 任意一個任意一個R進制數(shù)按權展開：進制數(shù)按權展

36、開： 1 - - R RN)( n mi i i k 邏輯問題的描述可用真值表、函數(shù)式、邏輯圖邏輯問題的描述可用真值表、函數(shù)式、邏輯圖 1 1、邏輯函數(shù)的表達方式、邏輯函數(shù)的表達方式 用有限個與、或、非邏輯運算符，按某種邏輯關系將邏輯變用有限個與、或、非邏輯運算符，按某種邏輯關系將邏輯變 量量A、B、C、.連接起來，所得的表達式連接起來，所得的表達式F = f（A、B、 C、.）稱為邏輯函數(shù)。稱為邏輯函數(shù)。 真值表真值表邏輯函數(shù)式邏輯函數(shù)式 邏輯圖邏輯圖波形圖波形圖 輸入變量輸入變量不同取值組合不同取值組合與與函數(shù)值函數(shù)值 間的對應關系列成表格間的對應關系列成表格 用用邏輯符號邏輯符號來表示函

37、來表示函 數(shù)式的運算關系數(shù)式的運算關系 輸入變量輸入變量 輸出變量輸出變量 取值：邏輯取值：邏輯0 0、邏輯、邏輯1 1。邏輯。邏輯0 0和邏輯和邏輯1 1不代表不代表數(shù)值大小數(shù)值大小，僅表，僅表 示相互矛盾、相互對立的示相互矛盾、相互對立的兩種邏輯狀態(tài)兩種邏輯狀態(tài) 反映反映輸入和輸出波形變化的輸入和輸出波形變化的 圖形圖形又叫時序圖又叫時序圖 三、邏輯函數(shù)的表示方式及其互相轉換三、邏輯函數(shù)的表示方式及其互相轉換 由基本門或復合門等邏輯符由基本門或復合門等邏輯符 號及它們的連線構成的圖號及它們的連線構成的圖 （1 1）邏輯表達式）邏輯表達式 CABCABY 優(yōu)點：優(yōu)點：書寫簡潔方便，易用公式和

38、定理進行運算、變換。書寫簡潔方便，易用公式和定理進行運算、變換。 缺點：缺點：邏輯函數(shù)較復雜時，難以直接從變量取值看出函數(shù)的值。邏輯函數(shù)較復雜時，難以直接從變量取值看出函數(shù)的值。 （2 2）真值表）真值表 ABCY 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 0 1 1 1 優(yōu)點：優(yōu)點： 直觀明了，便于將實際邏輯問題抽象直觀明了，便于將實際邏輯問題抽象 成數(shù)學表達式。成數(shù)學表達式。 缺點：缺點： 難以用公式和定理進行運算和變換；難以用公式和定理進行運算和變換； 量較多時，列函數(shù)真值表較繁瑣。量較多時，列函數(shù)真值表較繁瑣。 CA

39、BCABY （3 3）邏輯圖）邏輯圖 CABCABY A B C & & 優(yōu)點：優(yōu)點： 最接近實際電路。最接近實際電路。 缺點：缺點： 不能進行運算和變換，所表不能進行運算和變換，所表 示的邏輯關系不直觀。示的邏輯關系不直觀。 & AB BC AC 1 Y （4 4）波形圖）波形圖 輸入變量和對應的輸出變量隨時間變化的波形輸入變量和對應的輸出變量隨時間變化的波形 ABY A B Y 優(yōu)點：優(yōu)點： 形象直觀地表示了變量取值與函數(shù)值在時間上的對應關系。形象直觀地表示了變量取值與函數(shù)值在時間上的對應關系。 缺點：缺點： 難以用公式和定理進行運算和變換，當變量個數(shù)增多時，難以用公式和定理進行運算和變換

40、，當變量個數(shù)增多時， 畫圖較麻煩。畫圖較麻煩。 1 1 & & A B C Y Y1 Y2 2、邏輯圖與邏輯函數(shù)式的互換、邏輯圖與邏輯函數(shù)式的互換 （1）由邏輯圖寫出邏輯函數(shù)表達式）由邏輯圖寫出邏輯函數(shù)表達式 方法：方法：從輸入端著手，逐級寫出各級輸出端的函數(shù)式，最后得從輸入端著手，逐級寫出各級輸出端的函數(shù)式，最后得 到該邏輯圖所表達的邏輯函數(shù)。到該邏輯圖所表達的邏輯函數(shù)。 例：例：寫出邏輯圖的邏輯函數(shù)表達式寫出邏輯圖的邏輯函數(shù)表達式 解：解： BAY 1 BCY2 )BC)(B(AYYY 21 （2）由邏輯函數(shù)式畫出邏輯圖）由邏輯函數(shù)式畫出邏輯圖 方法：方法： 將表達式中的將表達式中的“與與

41、”、“或或”和和“非非”等基本邏輯運算等基本邏輯運算 用相應的邏輯等號表示，并將它們按運算的先后順序連用相應的邏輯等號表示，并將它們按運算的先后順序連 接起來。接起來。 例：例：畫出畫出 解：解： ABB)(AY的邏輯圖的邏輯圖 1 & & A B Y 3、邏輯函數(shù)式與真值表的互換、邏輯函數(shù)式與真值表的互換 （1）由邏輯函數(shù)式列真值表）由邏輯函數(shù)式列真值表 方法：方法：首先摟函數(shù)中變量各種可能取值（真值）全部列寫出來，首先摟函數(shù)中變量各種可能取值（真值）全部列寫出來， 再將每一真值組合代入原函數(shù)式，計算（按邏輯運算規(guī)再將每一真值組合代入原函數(shù)式，計算（按邏輯運算規(guī) 則）出函數(shù)的真值，并將輸入變

42、量與函數(shù)值一一對應地則）出函數(shù)的真值，并將輸入變量與函數(shù)值一一對應地 列成表格，即得函數(shù)的真值表。列成表格，即得函數(shù)的真值表。 例：例：列出邏輯函數(shù)列出邏輯函數(shù)CBABY 的真值表的真值表 ABCY 1 1 0 0 0 0 0 0 000 001 1 11 0 0 0 00 1 11 1 1 0 1 1 0 1 解：解：1110000CBABY 0011000CBABY 0010110CBABY 0011110CBABY 1110001CBABY 0011001CBABY 0000111CBABY 0001111CBABY （2）由真值表寫邏輯函數(shù)式）由真值表寫邏輯函數(shù)式 挑出函數(shù)值為挑出函數(shù)

43、值為1的項的項 每個函數(shù)值為每個函數(shù)值為1 1的輸入變量取值組合寫成一個的輸入變量取值組合寫成一個乘積項乘積項 這些乘積項作這些乘積項作邏輯加邏輯加 輸入變量取值為輸入變量取值為1 1的，用的，用原變量原變量表示；表示； 反之，則用反之，則用反變量反變量表示表示 方法：方法： 例：例：寫出真值表中所表達的邏輯函數(shù)寫出真值表中所表達的邏輯函數(shù) ABY 00 010 100 11 真值表真值表 1 1 解：解： ABBAY 邏輯功能：邏輯功能： 兩輸入相同時，為兩輸入相同時，為1；不同時，為；不同時，為0 “同或同或” BAY 邏輯圖邏輯圖 F= ABC+ABC+ABCABC+ABC+ABC 乘積

44、項乘積項用用與門與門實現(xiàn)，實現(xiàn)，和項和項 用用或門或門實現(xiàn)實現(xiàn) 波形圖波形圖 0 1 0 0 1 1 0 0 1 1 1 1 邏輯符號對照邏輯符號對照 曾用符號曾用符號美國符號美國符號 A B Y A B Y A B Y AY AY 國標符號國標符號 A B &BAY A 1 AY A B Y A B BAY 1 國標符號國標符號曾用符號曾用符號 A B & BAY A B Y A B Y A B Y A B =1 BAYA B Y A B Y A B Y A B BAY 1 美國符號美國符號 7-4 組合邏輯電路組合邏輯電路 組合邏輯電路組合邏輯電路：是由若干個基本邏輯門電路和復合邏輯門電路

45、組成的。是由若干個基本邏輯門電路和復合邏輯門電路組成的。 輸入：輸入： 邏輯關系：邏輯關系：Fi = fi （X1、X2、Xn） i = （1、2、m） 輸出：輸出： X1、X2、Xn F1、F2、Fm 組合邏輯電路方框圖組合邏輯電路方框圖 一、組合電路的特點與分析方法一、組合電路的特點與分析方法 2 2、分析組合邏輯電路功能、分析組合邏輯電路功能 步驟步驟： 寫邏輯寫邏輯 函數(shù)式函數(shù)式 簡化函數(shù)式簡化函數(shù)式 列真值表列真值表 描述電路描述電路 功能功能 1、特點：、特點：（ （1）電路由）電路由邏輯門邏輯門構成構成 （2）不含記憶元件不含記憶元件 （3）輸出）輸出無反饋無反饋到輸入的回路到輸

46、入的回路 （4）輸出與電路）輸出與電路原來狀態(tài)無關原來狀態(tài)無關 已知組合電路已知組合電路 例例7-67-6 分析圖分析圖7-67-6所示組合邏輯電路的邏輯功能所示組合邏輯電路的邏輯功能。 因此該電路為因此該電路為一個加法器一個加法器，因沒考慮進，因沒考慮進 位，所以稱位，所以稱半加器半加器。 （1）邏輯表達式）邏輯表達式 （2）真值表）真值表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真值表真值表 ABC （3）判斷：）判斷： 把把A、B看成兩個一位二進制數(shù)時，看成兩個一位二進制數(shù)時， S就是它們的和，就是它們的和，C則是二者相加所得的進位則是二者相加所得

47、的進位 & =1 A B C S BAS 解：解： 例例7-67-6的組合邏輯電路的組合邏輯電路 二、常見組合邏輯電路二、常見組合邏輯電路 1、編碼器、編碼器 編碼編碼：用二進制代碼表示特定對象的過程。：用二進制代碼表示特定對象的過程。 編碼器編碼器是指能夠實現(xiàn)編碼功能的數(shù)字電路。是指能夠實現(xiàn)編碼功能的數(shù)字電路。 功能：功能：輸入輸入m位代碼位代碼 輸出輸出n位位二進制二進制代碼代碼 m22n 邏輯功能：邏輯功能：任何一個輸入端接低電平時，三個輸出端有一組對應的二任何一個輸入端接低電平時，三個輸出端有一組對應的二 進制代碼輸出。進制代碼輸出。 如圖：三位二進制編碼器（如圖：三位二進制編碼器（

48、8線線3線線 編碼器）。編碼器）。 & 1111111 I0I1I2I3I4I5I6I7 Y1Y0Y2 三位二進制編碼器電路三位二進制編碼器電路 76542 IIIIY 76321 IIIIY 75310 IIIIY 輸入輸入輸出輸出 I0I 1 I2I 3 I4I5I6I7Y 2 Y 1 Y 0 10000000000 01000000001 00100000010 00010000011 00001000100 00000100101 00000010110 00000001111 真值表真值表 任何時刻只允許一個輸入端有信號輸入任何時刻只允許一個輸入端有信號輸入 （1）二進制編碼器）二進

49、制編碼器 優(yōu)先編碼優(yōu)先編碼 優(yōu)先編碼器允許幾個輸入端優(yōu)先編碼器允許幾個輸入端同時同時加上信號，電路只對其中加上信號，電路只對其中優(yōu)先級別最高優(yōu)先級別最高 的信號進行編碼的信號進行編碼。 當有多個輸入端同時有信號輸入時，怎么辦？當有多個輸入端同時有信號輸入時，怎么辦？ 1514131211109 1234567 74LS748 4 IN 5 IN 6 IN 7 IN 3 IN 8 16 2 IN 1 IN 0 IN 0 Y 1 Y 2 YEI GND EOGS CC U 8 8線線-3-3線優(yōu)先編碼器線優(yōu)先編碼器74LS74874LS748的引腳圖的引腳圖 使能輸入端使能輸入端 使能輸出端使能輸

50、出端 優(yōu)先標志優(yōu)先標志 輸出端輸出端 編碼輸編碼輸 出端出端 編碼輸編碼輸 入端入端 輸入輸入輸出輸出 111111 0000001 00100101 001101001 0011101101 00111110001 001111110101 0011111111001 00111111111101 01111111111110 EI0 IN 1 IN 2 IN 3 IN 4 IN 5 IN 6 IN 7 IN 2 Y 1 Y 0 YGS EO 8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74LS748的功能真值表的功能真值表 不允許編碼不允許編碼 允許編碼允許編碼 優(yōu)先編碼優(yōu)先編碼 電路的功能為：電路

51、的功能為： 當當EI為為低電平低電平時時允許編碼允許編碼工作。工作。 則只對其則只對其最高位編碼最高位編碼，在輸出端對應輸出自然三位二，在輸出端對應輸出自然三位二 進制代碼的進制代碼的反碼反碼， 此時，使能輸出端此時，使能輸出端 而當而當EI為為高電平高電平時，時， EO為高電平，為高電平， 電路電路禁止編碼禁止編碼工作。工作。 GS 為低電平；為低電平；優(yōu)先標志端優(yōu)先標志端 若輸入端有若輸入端有多個多個為低電平，為低電平， （2）二）二 十進制編碼器十進制編碼器 二二十進制編碼器十進制編碼器是將十進制數(shù)是將十進制數(shù)09共十個對象用共十個對象用BCD碼來表示的電路。碼來表示的電路。 ，又稱為，

52、又稱為10線線4線編碼器。線編碼器。 & 1111111 I0I1I2I3I4I5I6I7 Y1Y0Y2 11 & I8I9 Y3 8421BCD編碼器的邏輯圖編碼器的邏輯圖 8421BCD編碼器編碼器 8421BCD編碼器真值表編碼器真值表 序序 號號 輸入（十進制數(shù)）輸入（十進制數(shù)）輸出（輸出（BCD碼）碼） I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0 010000000000000 101000000000001 200100000000010 300010000000011 400001000000100 500000100000101 600000010000110 700000001000111 800000